JPH03291732A - メモリ参照方式 - Google Patents
メモリ参照方式Info
- Publication number
- JPH03291732A JPH03291732A JP2095301A JP9530190A JPH03291732A JP H03291732 A JPH03291732 A JP H03291732A JP 2095301 A JP2095301 A JP 2095301A JP 9530190 A JP9530190 A JP 9530190A JP H03291732 A JPH03291732 A JP H03291732A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- emulation
- buffers
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 86
- 238000007430 reference method Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、マイクロプロセッサのソフトウェア開発な
どに用いられるインサーキラｌ−エミュレータ（ＩＣＥ
）のメモリ参照回路に関するものである。
どに用いられるインサーキラｌ−エミュレータ（ＩＣＥ
）のメモリ参照回路に関するものである。
［従来の技術］
第３図は従来のこの種のメモリ参照回路を示す図である
。図において、１はインサーキラｌ−エミュレータでは
デバッグの対象となるＣＰＵであり、エミュレーション
ＣＩ） Ｕと称する。２は」二記エミュレーションＣＰ
ＵＩの実行制御を行うＣＰＵであり、モニタＣＰＵと称
する。３はエミュレーションＣ１１Ｕ １のプログラム
のデバッグに使用するメモリであり、デバッグメモリと
称する。４〜６はエミュレーションＣＰＵＩとモニタＣ
ＰＵ２のバスの切り替えを行うバッファである。
。図において、１はインサーキラｌ−エミュレータでは
デバッグの対象となるＣＰＵであり、エミュレーション
ＣＩ） Ｕと称する。２は」二記エミュレーションＣＰ
ＵＩの実行制御を行うＣＰＵであり、モニタＣＰＵと称
する。３はエミュレーションＣ１１Ｕ １のプログラム
のデバッグに使用するメモリであり、デバッグメモリと
称する。４〜６はエミュレーションＣＰＵＩとモニタＣ
ＰＵ２のバスの切り替えを行うバッファである。
次に、この回路の動作について説明する。
メモリを参照する場合は、エミュレーションＣＰＵＩか
らの書き込みが行われないように、先ずエミュレーショ
ンＣＰＵ↓の動作を止めてバッファ６．７を切断する。
らの書き込みが行われないように、先ずエミュレーショ
ンＣＰＵ↓の動作を止めてバッファ６．７を切断する。
その後、バッファ４゜５を接続してデバッグメモリ３の
内容をモニタ（１） （２） ＣＰＵ２が読む。
内容をモニタ（１） （２） ＣＰＵ２が読む。
参照後は、バッファ４，５を切断しバッファ６．７を接
続して、エミュレーションＣＩ？ Ｕ １を動作状態に
戻す。
続して、エミュレーションＣＩ？ Ｕ １を動作状態に
戻す。
［発明が解決しようとする課題］
従来のメモリ参照回路は以上のように構成されているた
め、メモリ参照■、￥にエミュレーションＣＰＵの動作
を一時止める必要があった。従って、エミュレーション
ＣＩ） Ｕの動作を止めずにプログラムのデバッグを行
わなければならないシステムでは、プログラムのデバッ
グができないという問題点があった。
め、メモリ参照■、￥にエミュレーションＣＰＵの動作
を一時止める必要があった。従って、エミュレーション
ＣＩ） Ｕの動作を止めずにプログラムのデバッグを行
わなければならないシステムでは、プログラムのデバッ
グができないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、メモリ参照をエミュレーションＣＰＵの動作
を停止させずに行えるメモリ参照方式を提供することを
目的とする。
たもので、メモリ参照をエミュレーションＣＰＵの動作
を停止させずに行えるメモリ参照方式を提供することを
目的とする。
［課題を解決するための手段］
この発明に係るメモリ参照方式は、エミュレーションＣ
Ｉ） Ｕのデバッグメモリと同一のアドレスに割付けら
れ、デバッグメモリと同一のデータ領域の他に各単位領
域毎にエミュレーションＣＰ Ｕからの書き込みの有無
を示す情報を格納する領域を有するとともに、エミュレ
ーションＣＰＵからは書き込み動作のみ有効な参照専用
メモリを備え、モニタＣＰＵはメモリ参照を」１記参照
専用メモリに対して行い、参照後は書き込み情報を初期
化するようにしたものである。
Ｉ） Ｕのデバッグメモリと同一のアドレスに割付けら
れ、デバッグメモリと同一のデータ領域の他に各単位領
域毎にエミュレーションＣＰ Ｕからの書き込みの有無
を示す情報を格納する領域を有するとともに、エミュレ
ーションＣＰＵからは書き込み動作のみ有効な参照専用
メモリを備え、モニタＣＰＵはメモリ参照を」１記参照
専用メモリに対して行い、参照後は書き込み情報を初期
化するようにしたものである。
［作用］
本発明では、エミュレーションＣＰＵのデバッグメモリ
に二重のメモリ割付けを行い、新たに割付けられたメモ
リを参照専用メモリと称する。エミュレーションＣＰＵ
がデバッグメモリに対して書き込みを行った場合、デー
タを両方のメモリに書き込むと共に、参照専用メモリに
データ書き込み情報を格納させる。
に二重のメモリ割付けを行い、新たに割付けられたメモ
リを参照専用メモリと称する。エミュレーションＣＰＵ
がデバッグメモリに対して書き込みを行った場合、デー
タを両方のメモリに書き込むと共に、参照専用メモリに
データ書き込み情報を格納させる。
モニタＣＰＵはメモリ参照を参照専用メモリに対して行
うので、エミュレーションＣＰＵの動作を停止させない
でメモリ参照できるが、モニタＣＰＵが参照専用メモリ
の読み出し中は、参照専用メモリはエミュレーションＣ
Ｐ Ｕからデータの（３） 書き込みを行うことができない。従って、その期間は参
照専用メモリのデータの更新ができない。
うので、エミュレーションＣＰＵの動作を停止させない
でメモリ参照できるが、モニタＣＰＵが参照専用メモリ
の読み出し中は、参照専用メモリはエミュレーションＣ
Ｐ Ｕからデータの（３） 書き込みを行うことができない。従って、その期間は参
照専用メモリのデータの更新ができない。
このため参照専用メモリの読み出しを行った後は参照専
用メモリとデバッグメモリでデータが一致しない可能性
がでてくるので、読み出し終了後はエミュレーションＣ
ＰＵが書き込みを行った時に付けられた書き込み情報を
全て消去する。そうしておけば、再度、参照専用メモリ
を参照した時、データが前回のメモリ参照後に書き込ま
れたデータであるかどうかは書き込み情報から判断でき
るので、読み出した値が正確かどうかを知ることができ
る。
用メモリとデバッグメモリでデータが一致しない可能性
がでてくるので、読み出し終了後はエミュレーションＣ
ＰＵが書き込みを行った時に付けられた書き込み情報を
全て消去する。そうしておけば、再度、参照専用メモリ
を参照した時、データが前回のメモリ参照後に書き込ま
れたデータであるかどうかは書き込み情報から判断でき
るので、読み出した値が正確かどうかを知ることができ
る。
［実施例コ
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例を示す回路図であり、図中
、１〜７は前記第３図に示した従来例と同様なものであ
る。なお、本実施例ではＣＰＵ及びメモリのデータ幅を
８ピツ１へ中冨とし、デバッグメモリ３には６４ＫＸ８
ピッ１−（６４ＫＢ）の（４） ＲＡＭを使用している。一方、新たに設けられた８はモ
ニタＣＰＵ２からの参照専用メモリであり、この参照専
用メモリ８はデバッグメモリ３と同一のアドレスに割付
けられており、エミュレーションＣＰＵＩからの書き込
みの有無を示す書き込み情報を格納するために、デバッ
グメモリ３よリデータ長が１ピッ１〜多いメモリを使用
している。すなわち、本実施例では６４ Ｋ Ｘ ９ビ
ツトのＲＡＭを使用している。また、９，１０はエミュ
レーションＣＰＵＩから参照専用メモリ８に書き込みを
行うためのバッファ、１１．１２はモニタＣＰＵ２が参
照専用メモリ８を読み書きするためのバッファである。
、１〜７は前記第３図に示した従来例と同様なものであ
る。なお、本実施例ではＣＰＵ及びメモリのデータ幅を
８ピツ１へ中冨とし、デバッグメモリ３には６４ＫＸ８
ピッ１−（６４ＫＢ）の（４） ＲＡＭを使用している。一方、新たに設けられた８はモ
ニタＣＰＵ２からの参照専用メモリであり、この参照専
用メモリ８はデバッグメモリ３と同一のアドレスに割付
けられており、エミュレーションＣＰＵＩからの書き込
みの有無を示す書き込み情報を格納するために、デバッ
グメモリ３よリデータ長が１ピッ１〜多いメモリを使用
している。すなわち、本実施例では６４ Ｋ Ｘ ９ビ
ツトのＲＡＭを使用している。また、９，１０はエミュ
レーションＣＰＵＩから参照専用メモリ８に書き込みを
行うためのバッファ、１１．１２はモニタＣＰＵ２が参
照専用メモリ８を読み書きするためのバッファである。
なお、参照専用メモリ８に対してエミュレーションＣＰ
ＵＩからは書き込み動作のみを有効とするために、エミ
ュレーションＣＰＵＩの四端子のみがバッファ７．１０
を介して参照専用メモリ８の四端子に接続されている。
ＵＩからは書き込み動作のみを有効とするために、エミ
ュレーションＣＰＵＩの四端子のみがバッファ７．１０
を介して参照専用メモリ８の四端子に接続されている。
また、参照専用メモリ８のＤ８端子は、書き込み情報の
格納のためにバッファ１０を介して電源に接続されると
ともに、書き込み情報の読み出し及（５） （６） び初期化のためにバッファ１２．５’、ｉ介してモニタ
ＣＰＵ２に接続されている。
格納のためにバッファ１０を介して電源に接続されると
ともに、書き込み情報の読み出し及（５） （６） び初期化のためにバッファ１２．５’、ｉ介してモニタ
ＣＰＵ２に接続されている。
次に動作について説明する。
以」二のように構成されたメモリ参照回路において、通
常、エミュレーションＣＰ Ｕ ］−が動作している間
はバッファ６．７，９．１０を接続状態とし、バッファ
４，５，１１．１２を切断状態とする。エミュレーショ
ンＣＰＵ↓が書き込みを行う場合、デバッグメモリ３と
参照専用メモリ８に同時にデータを書き込み、参照専用
メモリ８に対しては書き込み情報も同時に格納する。第
２図に参照専用メモリ８のビット構成を示す。Ｄｏ−Ｄ
７ビツ１〜は通常のデータが格納されるデータ領域で、
Ｄ８ピッｌ−は書き込み情報が格納される領域であり、
ここに１１−′ が書き込まれていれば、そのアドレス
に対してエミュレーションＣＰ Ｕ １から書き込みが
あったことを示す。
常、エミュレーションＣＰ Ｕ ］−が動作している間
はバッファ６．７，９．１０を接続状態とし、バッファ
４，５，１１．１２を切断状態とする。エミュレーショ
ンＣＰＵ↓が書き込みを行う場合、デバッグメモリ３と
参照専用メモリ８に同時にデータを書き込み、参照専用
メモリ８に対しては書き込み情報も同時に格納する。第
２図に参照専用メモリ８のビット構成を示す。Ｄｏ−Ｄ
７ビツ１〜は通常のデータが格納されるデータ領域で、
Ｄ８ピッｌ−は書き込み情報が格納される領域であり、
ここに１１−′ が書き込まれていれば、そのアドレス
に対してエミュレーションＣＰ Ｕ １から書き込みが
あったことを示す。
次にこの参照専用メモリ８を読み出す方法について述べ
る。先ずバッファ９．１０を切断し、その後、バッファ
１１．１２を接続し、参照専用メモリ８の内容を書き込
み情報と共にモニタＣＰＵ２が読む。参照専用メモリ８
を読んでいる間もエミュレーションＣＰＵＩはデバッグ
メモリ３と接続されているため、エミュレーションＣＰ
Ｕ〕の動作を１にめる必要はない。参照後は、参照専用
メモリ８の書き込み情報を初期化し、バッファ１１．１
２を切断し、バッファ９，１０を接続する。
る。先ずバッファ９．１０を切断し、その後、バッファ
１１．１２を接続し、参照専用メモリ８の内容を書き込
み情報と共にモニタＣＰＵ２が読む。参照専用メモリ８
を読んでいる間もエミュレーションＣＰＵＩはデバッグ
メモリ３と接続されているため、エミュレーションＣＰ
Ｕ〕の動作を１にめる必要はない。参照後は、参照専用
メモリ８の書き込み情報を初期化し、バッファ１１．１
２を切断し、バッファ９，１０を接続する。
また、バッファ４〜７を使用して従来どうりの参照を行
うことも可能である。
うことも可能である。
なお、上記実施例では、メモリのデータ幅が８ピツｈ
Ｉｇのものについて説明したが、１６．３２ピッ１−幅
のものに適用してもよい。また、メモリの容量を増やす
こともでき、より広い領域に対応することも可能である
。更に、」二記実施例では、書き込み情報として１ビツ
トを使用していたが、このピッ１〜を増やしてエミュレ
ーションＣＰ Ｕのステータスを格納する等の付加価値
を持たせてもよい。
Ｉｇのものについて説明したが、１６．３２ピッ１−幅
のものに適用してもよい。また、メモリの容量を増やす
こともでき、より広い領域に対応することも可能である
。更に、」二記実施例では、書き込み情報として１ビツ
トを使用していたが、このピッ１〜を増やしてエミュレ
ーションＣＰ Ｕのステータスを格納する等の付加価値
を持たせてもよい。
ところで、」１記説明ではＲＡＭについての参照（７）
について述べたが、エミュレーションＣＰＵと接続可能
な記憶装置（メモリ）のデータの参照に使用できること
は言うまでもない。
な記憶装置（メモリ）のデータの参照に使用できること
は言うまでもない。
［発明の効果コ
以上のように、この発明によれば、エミュレーションＣ
ＰＵの動作を停止させないでメモリ内容を参照すること
ができるため、エミュレーションＣＰＵの動作を止めず
にプログラムのデバッグを行わなければならないシステ
ムでのプログラムのデバッグができるようになる。
ＰＵの動作を停止させないでメモリ内容を参照すること
ができるため、エミュレーションＣＰＵの動作を止めず
にプログラムのデバッグを行わなければならないシステ
ムでのプログラムのデバッグができるようになる。
第１−図はこの発明の一実施例を示す回路図、第２図は
実施例における参照専用メモリのビット構成を示す図、
第３図は従来のメモリ参照回路を示す図である。 １はエミュレーションＣＰＵ、２はモニタＣＰＵ、３は
デバッグメモリ、４〜７，９〜］−２はバッファ、８は
参照専用メモリ。 なお、図中、同一符号は同一、又は相当部分を示す。
実施例における参照専用メモリのビット構成を示す図、
第３図は従来のメモリ参照回路を示す図である。 １はエミュレーションＣＰＵ、２はモニタＣＰＵ、３は
デバッグメモリ、４〜７，９〜］−２はバッファ、８は
参照専用メモリ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 デバッグの対象となるエミュレーションＣＰＵのデバッ
グメモリをモニタＣＰＵから参照するメモリ参照回路に
おいて、 上記デバッグメモリと同一のアドレスに割付けられ、デ
バッグメモリと同一のデータ領域の他に各単位領域毎に
エミュレーションＣＰＵからの書き込みの有無を示す情
報を格納する領域を有するとともに、エミュレーション
ＣＰＵからは書き込み動作のみ有効な参照専用メモリを
備え、モニタＣＰＵはメモリ参照を上記参照専用メモリ
に対して行い、参照後は書き込み情報を初期化するよう
にしたことを特徴とするメモリ参照方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095301A JPH03291732A (ja) | 1990-04-10 | 1990-04-10 | メモリ参照方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095301A JPH03291732A (ja) | 1990-04-10 | 1990-04-10 | メモリ参照方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03291732A true JPH03291732A (ja) | 1991-12-20 |
Family
ID=14133952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2095301A Pending JPH03291732A (ja) | 1990-04-10 | 1990-04-10 | メモリ参照方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03291732A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320545A (ja) * | 1986-07-14 | 1988-01-28 | Yokogawa Hewlett Packard Ltd | エミユレ−タのレジスタ読出し装置 |
| JPS6425250A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Central processing unit |
| JPH0227231B2 (ja) * | 1980-09-22 | 1990-06-15 | Henkel Kgaa |
-
1990
- 1990-04-10 JP JP2095301A patent/JPH03291732A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0227231B2 (ja) * | 1980-09-22 | 1990-06-15 | Henkel Kgaa | |
| JPS6320545A (ja) * | 1986-07-14 | 1988-01-28 | Yokogawa Hewlett Packard Ltd | エミユレ−タのレジスタ読出し装置 |
| JPS6425250A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Central processing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030014736A1 (en) | Debugger breakpoint management in a multicore DSP device having shared program memory | |
| JPH0679290B2 (ja) | コンピュ−タ装置 | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| JPH08202563A (ja) | コンピュータシステム | |
| US5901283A (en) | Microcomputer | |
| US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
| KR19990071604A (ko) | 램구성내의정보를판독하고복원하기위한처리시스템및방법 | |
| JPH03291732A (ja) | メモリ参照方式 | |
| JPS6320545A (ja) | エミユレ−タのレジスタ読出し装置 | |
| US20060253743A1 (en) | Microcomputer and debugging method | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JPS59158450A (ja) | プログラムテスト装置 | |
| JPS59103158A (ja) | デイジタル信号処理プログラムデバツグ方式 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS60169948A (ja) | 計算機プログラムの制御方式 | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPH0827740B2 (ja) | デ−タ処理装置 | |
| JPS59165158A (ja) | デバツグ装置 | |
| JPS63316240A (ja) | 内部ｉ／ｏレジスタ管理方式 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 |