CS244718B1 - Číslicový filtr · paměti - Google Patents

Abstract

Zařízení se týká čítačového modulu mikropočítače a řeší problém zjištění a vyhodnocení doby prodlevy mezi pulsy při sledováni správnosti funkce mikropočítače. Podstata zařízení spočívá v tom, še zařízeni má tři vstupy, z nichž vstup pro sledované pulsy je prvním vstupem posuvného registru, vstup pro blokování je druhým vstupem posuvného registru a vstup pro nulování je nulovacím vstupem posuvného registru. Výstup oscilátoru je spojen s prvním vstupem tohoto hradla NAND, jehož výstup je propojen s hodinovým vstupem posuvného registru. Nejméně jeden datový výstup posuvného registru je spojen s nejméně jedním vstupem druhého hradla NAND, jehož výstup je spojen jednak s druhým vstupem prvního hradla NAND a jednak je výstupem celého číslicového filtru s pamětí.

Description

Vynález se týká číslicového filtru s pamětí, sestávajícího z posuvného registru, dvou hradel NAND a oscilátoru. Toto zařízení zpracovává jeden číslicový signál - pulsní průběh a zjišťuje, zda čas mezi jednotlivými pulsy nepřekročil zvolenou hodnotu. Při výskytu časové prodlevy si chybový stav zapamatuje a indikuje ho na svém výstupu.

Dosud známá zařízení pro vyhodnocení zvolené doby prodlevy používala monostabilní klopné obvody s dobou překlopení rovnou požadované hodnotě, přičemž doba byla volitelná pomocí kombinace odporů a kondenzátorů, což jsou součástky vyráběné s určitými tolerancemi a tudíž přesnost nastavení doby nebyla velká. Další nevýhodou použití monostabilních klopných obvodů je jejich náchylnost na rušení právě proto, že se musí použít ve spojení s kondensátory.

V některých případech je nutno mít možnost řídit velikost sledované doby v průběhu sledování signálu, což u dosud používaných zařízení není možné.

Uvedené nevýhody odstraňují číslicový filtr s pamětí podle signálu, jehož podstata spočívá v tom, že zařízení má tři vstupy, z nichž vstup pro sledované pulsy je prvním vstupem posuvného registru, vstup pro blokování je druhým vstupem posuvného registru a vstup pro nulování je nulovacím vstupem posuvného registru, výstup oscilátoru je spojen s prvním vstupem tohoto hradla NAND, jehož výstup je propojen s hodinovým vstupem posuvného registru. Nejméně jeden datový výstup posuvného registru je spojen s nejméně jedním vstupem druhého hradla NAND, jehož výstup je spojen jednak s druhým vstupem prvního hradla NAND a jednak je výstupem celého číslicového filtru s pamětí.

Praktické provedení předmětu vynálezu je na přiloženém obrázku, na kterém je zobrazen příklad zapojení číslicového filtru s pamětí. Zařízení má tři vstupy, z nichž vstup 10 pro sledované pulsy je prvním vstupem .5 posuvného registru 1., vstup 11 pro blokování je druhým vstupem 6 posuvného registru a vstup 12 pro nulování je nulovacím vstupem 2 posuvného registru 2· Výstup 13 oscilátoru £ je spojen s prvním vstupem 14 prvního hradla 2 NAND, jehož výstup 16 je propojen s hodinovým vstupem 17 posuvného registru 2· První, druhý a třetí datový výstup 18, i®, 20 posuvného registru 2 3® propojen s prvním, druhým a třetím vstupem 21, 22, 23 druhého hradla 2 NAND. Jeho výstup 24 je spojen jednak se druhým vstupem 15 prvního hradla 2 NAND a jednak je výstupem 25 celého číslicového filtru s pamětí.

Sledovaný signál je přiveden pro sledované pulsy na vstup 10, který je prvním vstupem .5 posuvného registru 2· Blokovací signál se přivádí na vstup 11 pro blokování, který je druhým vstupem 6 posuvného registru 2· Nulovací signál se přivádí na vstup 12 pro nulování, který je nulovacím vstupem 2 posuvného registru 2· Tímto signálem lze celý číslicový filtr s pamětí vynulovat. Signálem na vstupu 11 pro blokování lze celé zařízení zablokovat po dobu trvání tohoto signálu. Oroveň signálu na prvním vstupu 2 posuvného registru 2 j® vzorkována hodinovými pulsy přiváděnými na hodinový vstup 17 posuvného registru 2 ² výstupu 16 prvního hradla 2 NAND. Tato úroveň je postupně přenášena na datové výstupy 2®, i®, 20 posuvného registru 2· Pokud první vstup posuvného registru 2 setrvá na sledované úrovni po dobu delší než je doba daná určitým počtem hodinových pulsů na hodinovém vstupu 17. P^ak všechny datové výstupy 18,

19, 20 přejdou na tuto úroveň, která se současně objeví na všech vstupech 22, 22, 23 druhého hradla 3 NAND. Toto způsobí, že na výstupu 24 druhého hradla £ NAND a tam i na výstupu celého číslicového filtru s pamětí se objeví informace o tom, že vstup 10 pro sledované pulsy posuvného registru 2 setrval na sledované úrovni po dobu delší než byla zvolena. Současně, protože výstup 24 druhého hradla 3 NAND je spojen s druhým vstupem 15 prvního hradla NAND 2, se zablokují hodinové pulsy z výstupu 13 oscilátoru £ a číslicový filtr zůstane ve stavu, kdy si pamatuje, že vstup 10 pro sledované pulsy eetrval na sledované úrovni minimálně danou dobu.

Do funkce lze uvést zařízení pouze příchodem nulovacího pulsu na vstup 12 pro nulování. Pokud přijde nulovací puls na vstup 12 pro nulování v průběhu plnění datových výstupů 22» 12« 22 posuvného registru 2» obsah tohoto posuvného registru 2 ^a tí® ⁴ jeho datové výstupy 22« 12« 22 se vynulují a celý proces se může opakovat. Pokud není třeba po určitou dobu sledovat úroveň na vstupu 10 pro sledované pulsy, je možno celé zařízení zablokovat připojením blokovacího signálu na vstup 11 pro blokování. Změnou frekvence oscilátoru 4 a volbou počtu datových výstupů 22« 12« 20 posuvného registru 2 ^lze libovolně měnit dobu sledování úrovně na vstupu 10 pro sledované pulsy.

Zařízení lze použít všude tam, kde je třeba zjištovat dobu prodlevy mezi pulsy, např. při sledování správnosti funkce mikropočítače. Další oblastí použití je zjištování překročení fázové odchylky dvou signálů. Zařízení lze použít jako frekvenční relé, kdy při zvětšování doby periody (délky časové prodlevy), což odpovídá snižování frekvence, dojde k indikaci při poklesu frekvence pod danou hodnotu.

Claims (3)

1. Číslicový filtr s pamětí, sestávající z posuvného registru, dvou hradel NAND a oscilátoru, vyznačený tím, že má tři vstupy, z nichž vstup (10) pro sledované pulsy je prvním vstupem (5) posuvného registru (1), vstup (11) pro blokováni je druhým vstupem (6) prvního registru (1) a vstup (12) pro nulování je nulovaoím vstupem (7) posuvného registru (1), přičemž výstup (13) oscilátoru (4) je spojen s prvním vstupem (14) prvního hradla
2. (2) NAND, jehož výstup (16, je propojen s hodinovým vstupem (17) posuvného registru (1), jehož nejméně jeden datový výstup (18, 19 ... 20) je spojen s nejméně jedním vstupem (21, 22 ... 23) druhého hradla
3. (3) NAND, jehož výstup (24) je spojen jednak se druhým vstupem (15) prvního hradla (2) NAND a jednak je výstupem (25) celého číslicového filtru s pamětí.