CS227173B1 - Zapojení k měření diference četností impulsů - Google Patents

Description

Vynález se týká zapojení k měření diference četností impulsů v měřicích soustavách a řeší měření diference četností impulsů pomocí logických obvodů a přepínačů.

Jsou známá zapojení k měření diference četností impulsů analogová, založená na převodu impulsních signálů na analogovou veličinu zpracovávanou dále analogovými odečítacími obvody, jejichž nevýhodou je náročnost zapojení k dosažení požadovaných parametrů tepelné i časové stability, resp. číslicová, využívající zapojení logických obvodů, kterými jsou čítače, paměti a podobně.

Některé nevýhody známých zapojení částečně odstraňuje zapojení k měření diference četností impulsů podle vynálezu, složené z logických obvodů a přepínačů, jehož podstata spočívá v tom, že signální vstup zapojení je spojen se signálním vstupem hradla, řídicí vstup zapojení je spojen s řídicím vstupem hradla, výstup hradla je spojen s čítačovým vstupem čítače, první výstup první buňky čítače je spojen s první svorkou prvního přepínače a se vstupem první buňky druhé paměti, druhý výstup první buňky čítače je spojen s druhou svorkou prvního přepínače, první výstup druhé buňky čítače je spojen s první svorkou druhého přepínače a se vstupem druhé buňky druhé paměti, druhý výstup druhé buňky čítače je spojen s druhou svorkou druhého přepínače, až první výstup n-té buňky čítače je spojen s první svorkou n-tého přepínače a se vstupem n-té buňky druhé paměti, druhý výstup n-té buňky čítače je spojen s druhou svorkou n-tého přepínače, kde n je přirozené konečné číslo, třetí svorka prvního přepínače je spojena s prvním vstupem prvního kombinačního obvodu, třetí svorka druhého přepínače je spojena s druhým vstupem prvního kombinačního obvodu, až třetí svorka n-tého přepínače je spojena s n-tým vstupem prvního kombinačního obvodu, dále výstup prvního kombinačního obvodu je spojen s nastavovacím· vstupem první paměti, jejíž výstup je spojen se vstupem časového obvodu, jehož výstup je spojen s druhým vstupem druhého kombinačního obvodu, jehož výstup je spojen s nulovacím vstupem čítače, nulovací vstup zapojení je spojen s mazacím vstupem první paměti a s prvním vstupem druhého kombinačního obvodu, vkládací vstup zapojení je spojen s vkládacím vstupem druhé pa-, měti, výstup buňky druhé paměti je prvním výstupem zapojení, výstup druhé buňky druhé paměti je druhým výstupem· zapojení, až výstup n-té buňky druhé paměti je n-tým výstupem zapojení.

............ · . -............- I

K přednostem zapojení podle vynálezu patří vysoká přesnost měření diference četností impulsů závislá pouze na přesnosti doby trvání impulsního signálu na řídicím vstupu zapojení.

Zapojení k měření diference četností impulsů podle vynálezu je v příkladném prodení znázorněno rta přiloženém výkresu.

Na obrázku je znázorněn signální vstup zapojení I_s, jež je spojen se signálním vstupem hi hradla H, řídicí vstup zapojení I_z je spojen s řídicím vstupem Iu hradla H, výstup hradla H je spojen s čítačovým vstupem ci čítače C, první výstup ¹Ci první buňky čítače C je spojen s první svorkou *pi prvního přepínače Pi a se vstupem si první buňky druhé paměti S, druhý výstup ²Ci první buňky čítače C je spojen s druhou svorkou ²pi prvního přepínače Pi, první výstup ¹C2 druhé buňky čítače C je spojen s první svorkou *p2 druhého přepínače P2 a se vstupem S2 druhé buňky druhé paměti S, druhý výstup ²C2 druhé buňky čítače C je spojen s druhou svorkou ²p2 druhého přepínače P2, až první výstup MU,, n-té buňky čítače C je spojen s první svorkou ¹pn n-tého přepínače Pn a se vstupem sn n-té buňky druhé paměti S, druhý výstup ²Cn n-té buňky čítače C je spojen s druhou svorkou ²p„ n-tého přepínače P„, kde n je přirozené konečné číslo, třetí svorka ³pi prvního přepínače Pn je spojena s n-tým vstupem kn prvního kombinačního obvodu K, třetí svorka ³p2 druhého přepínače P2 je spojena s druhým vstupem k2 prvního kombinačního obvodu K, až třetí svorka ³pn n-tého přepínač P_n je spojena s n-tým vstupem k_n prvního kombinačního obvodu K, dále výstup prvního' kombinačního obvodu K je spojen s nastavovacím vstupem n první paměti >R, jejíž výstup je spojen se vstupem d časového obvodu D, jehož'výstup je spojen s druhým vstupem Z2 druhého kombinačního obvodu Z, jehož výstup je Spojen s malovacím vstupem C2 čítače C, nulovačí vstup zapojení I_o je spojen s mazacím vstupem' n první paměti R a s prvním vstúpem zi druhého kombinačního obvodu Z, vkládaní vstup zapojení I_k je spojen s vkládačím vstupeijn s_n+1 druhé pamětí S, výstup Si první buňky druhé paměti S je' prvním výstupem zapojení, výstup S2 druhé bilftky dfúfté paměti.S je druhým výstupem zapojení, až výstup S_n n-té buňky druhé paměti ‘6 jé n-tým výstupem zapojení;

Jako hradlo H se uvažuje obvod logického součtu, resp. logického součinu sé signálním vstupem Mi, řídicím vstupem iua Výstupem.

Jako první kombinační obvod K se uvažuje obvod logického' součtu, ťesp. logického součinu s prvním vstupem ki, druhým Vstupem k2, až n-tým vstupem k, a výstupem.

Jako druhý kombinační obvod Z se uvažuje obvod logického součtu s prvním, vstupem zi, druhým vstupem Z2 a výstupem.

Jako první paměť R se uvažuje bistabilní klopný obvod s mazacím vstupem ri, nastavovacím vstupem Γ2 a výstupem.

Jako časový obvod D se uvažuje derivační obvod se vstupem d a výstupem.

Jako čítač C se uvažuje n-buněk klopných obvodů zapojených k čítání impulsů s nulovacím vstupem C2, čítačovým vstupem Cl.

První buňka čítače C má první výstup ^xCi a druhý výstup ²Ci, který je negovaným výstupem první buňky čítače C, druhá buňka čítače C má první výstup ^XC2 a druhý výstup ²C2, který je negovaným výstupem druhé buňky čítače C, až n-tá buňka čítače C má první výstup a druhý výstup ²C_n, který je negovaným výstupem n-té buňky čítače C.

Jako druhá paměť S se uvažuje n-bunšk, tvořených D klopnými obvody jako střádač se společným vkládacím vstupem s_n+1.

První buňka druhé paměti S má vstup si a výstup Si, druhá buňka druhé paměti S má vstup S2 a výstup S2, až n-tá buňka druhé paměti S má vstup s_n a výstup S_n.

Jako soustava přepínačů prvního Pi až n-tého P_n se uvažují mechanické, resp. elektronické spínací prvky, kde první přepínač Pi má první svorku ^xpi, druhou svorku ²pi, třetí svorku ³pi, druhý přepínač P2 má první svorku tp2, druhou svorku ^zp2, třetí svorku ³p2, až n-tý přepínač má první svorku druhou svorku ²p„ třetí svorku ³p„.

Funkce zapojení k měření diference četností impulsů podle vynálezu v příkladnémprovedení podle obrázku je taková, že na signální vstup zapojení I_s je přiveden impujsní signál, například od neutronové sondy, resp. jiných impulsních snímačů, a to takové vlastnosti, že četnost impulsů se mění podle velikosti ipěřooé ve Jičíny. kterou může být vlhkost, vzdálenost, napětí a podobně. Nejmenší velikosti tněťeóé vejičipy odpovídá dolní njezní četnost impulsů, která lineárně narůstá se zvětšováním velikosti měřené veličiny.

Ve výchozím stavu je čítač C vynulován pomocí impulsního signálu přivedeného na nulovací vstup zapojení I_p. Impulsní signál na řídicím vstupu zapojení I_z otevírá hradlo H a čítač C po dobu jeho trvání číjá inv pujsy. Pokud dojde k ukončení čítání úzavřením hradla H, aniž hodnota četnosti impulsů v čítači dosáhla, resp. přesáhla binární hodnotu předvolenou volbou poloh prvního Pj až n-tého přepínače P_n, následující vnější impulsní signál přivedený na vkládací vstup zapojení I_k způsobí přenos údaje čítače C do druhé paměti S. Následuje nulování čítače Ó vnějším impulsním sighálěm přivedeným na nulovací vstup zapojení I_o. Přivedením následujícího vnějšího íippulsního signálu na řídicí vstup zapojení I_z je opějovně zahájeno čítápí.

V daném případě pracuje zapojení jako prostý čítač.

Pokud načítaná hodnota impulsů v čítači

C je shodná nebo převýší-11 binární hodnotu předvolenou polohou prvního Pi až n-tého přepínače P, v době před ukončením impulsního signálu na řídicím vstupu I_z, je prvním kombinačním obvodem K tato skutečnost indikována a na jeho výstupu se objeví impulsní signál, který změní stav první paměti R, na jejímž výstupu se objeví impulsní signál, který je tvarován časovým obvodem D, a který dále projde druhým kombinačním obvodem Z, způsobí vynulování čítače C. Čítač C čítá až do ukončení trvání vnějšího impulsního signálu na řídicím vstupu zapojení I_z.

Načítaná hodnota kladné diference četností impulsů je po ukončení čítání vložena impulsním signálem na vkládacím vstupu zapojení I_k do druhé paměti S. Pokud hodnota diference četností impulsů načítaná v čítači C přesáhne binární hodnotu předvolenou polohou prvního· Pi až n-tého přepínače P_n, nedojde k druhému nulování, protože první paměť R druhým impulsním signálem v průběhu čítání od prvního kombinačního obvodu K nemění svůj stav.

V druhé paměti S je uložena hodnota kladné diference četností impulsů impulsního signálu přivedeného na signální vstup zapojení I_s, načítaná po zvolenou dobu danou dobou trvání impulsního signálu na řídicím vstupu zapojení I_z a binární hodnoty předvolené polohou prvního Pi až n-tého přepínače P_n.

Přivedením impulsního signálu na nulovací vstup zapojení I_o dojde k změně stavu paměti R a vynulování čítače C. Hodnota diference četností impulsů uložená v druhé paměti S zůstává zapamatována do doby přemazání následující hodnotou diference četností impulsů následujícího cyklu čítání vnějším impulsním signálem na vkládacím vstupu zapojení I_k.

Zapojení k měření diference četností impulsů nachází uplatnění zejména v oblasti měřicí techniky, a to při stavbě číslicových převodníků pro· číslicová měření. Praktické realizace číslicových převodníků využívají pro generování posloupnosti řídicích impulsů přiváděných na řídicí vstup zapojení I_z, vkládací vstup zapojení I_k a nulovací vstup zapojení I_o zvláštního zapojení, dovolujícího' např. automatické opakování měření, dálkové ovládání a podobně. Další aplikace najde předmět vynálezu v oblasti výstavby soustav automatického řízení.

Claims (1)

1. Zapojení k měření diference četností impulsů složené z logických obvodů a přepínačů, vyznačené tím, že signální vstup zapojení (I_s) je spojen se signálním vstupem (hi) hradla (H), řídicí vstup zapojení (I_zj je spojen s řídicím vstupem (I12) hradla (HJ, výstup hradla (H) je spojen s čítačovým vstupem (cij čítače (Cj, první výstup (¹Ci) první buňky čítače (C) je spojen s první svorkou (¹pi) prvního přepínače (P.t) a se vstupem (si) první buňky druhé paměti (S), druhý výstup (²Ci) první buňky čítače (C) je spojen s druhou svorkou (²pj) prvního přepínače (Pij, první výstup (¹Cz) druhé buňky čítače (C) je spojen s první svorkou (¹p2) druhého přepínače (P2) a se vstupem (S2) druhé buňky druhé paměti (Sj, druhý výstup (²C2) druhé buňky čítače (Cj je spojen s druhou svorkou (²p2j druhého přepínače (P2), až první výstup (^χ0η) n-té buňky čítače (C) je spojen s první svorkou (^:,) n-tého přepínače (Pn) a se vstupem- (sn) n-té buňky druhé paměti (S), druhý výstup (²C;ij n-té buňky čítače (Cj je spojen s druhou svorkou (²p,J n-tého přepínače (P_n), kde n je přirozené konečné číslo, třetí svorka (³pij prvního přepínače

   VYNÁLEZU (Pi) je spojena s prvním vstupem (ki) prvního kombinačního obvodu (Kj, třetí svorka (³ρζ) druhého přepínače (P2) je spojena s druhým vstupem (k2) prvního kombinačního obvodu (K), až třetí svorka (³p_;i) n-tého přepínače (P_n) je spojena s n-tým vstupem (kj prvního kombinačního obvodu (Kj, dále výstup prvního kombinačního obvodu (K) je spojen s nastavovacím vstupem (rz) první paměti (R), jejíž výstup je spojen se vstupem (d) časového obvodu (Dj, jehož výstup je spojen s druhým vstupem (zaj druhého kombinačního obvodu (Zj, jehož výstup je spojen s nulovacím vstupem (C2) čítače (C), nulovací vstup zapojení (I_o) je spojen s mazacím vstupem (n) první paměti (Rj as prvním vstupem (zij druhého kombinačního obvodu (Zj, vkládací vstup zapojení (I_kj je spojen s vkládacím vstupem' (s_n+1) druhé paměti (S), výstup (Si) první buňky druhé paměti (Sj je prvním výstupem zapojení, výstup (S2) druhé buňky druhé paměti (S) je druhým výstupem zapojení, až výstup (S_nj n-té buňky druhé paměti (S) je n-tým výstupem zapojení.