CS236374B1

CS236374B1 - Data acquisition circuits connection for on-board computer

Info

Publication number: CS236374B1
Application number: CS837552A
Authority: CS
Inventors: Stanislav Cekal; Pavel Tuma; Jiri Kupec
Original assignee: Stanislav Cekal; Pavel Tuma; Jiri Kupec
Priority date: 1983-10-17
Filing date: 1983-10-17
Publication date: 1985-05-15
Also published as: CS755283A1

Abstract

fiešení se týká zapojení obvodů sběru dat pro palubní počítač, obsahující obvody pro úpravu analogových a číslicových vstupníph signálů, analogový multiplexor, analogočíslicový převodník a logické obvody pro řízení sběru a přenosu dat přes výstupní sdružovač dat do palubního počítače. Podstata řešení spočívá v tom, že navrhované zapojení využívá doby, potřebné pro ustálení analogové měřicí cesty ke sběru a přenosu dat z jiných snímačů. Zapojení je synchronizováno s palubní sítí, což podstatně potlačuje vliv rušivých signálů. Zapojení podle vynálezu lze využít nejen na palubních systémech, ale také v systémech s nižšími nároky na rychlost.the solution concerns the connection of the collection circuits data for on-board computer containing circuits for analog and digital editing input signals, analog multiplexer, analog-to-digital converter and logic circuits to control data collection and transmission over output data combiner to the on-board computer. The essence of the solution is that it is designed wiring uses the time needed for stabilization of the analog measurement path to collection and transferring data from other sensors. Engagement is synchronized with the onboard network, which substantially suppresses the effect of interfering signals. The wiring according to the invention can be used not only onboard systems but also in systems with less speed.

Description

Vynález se týká zapojení obvodů sběru dat pro palubní počítač.The invention relates to the connection of data collection circuits for an on-board computer.

U dosud známých zapojení je rychlost sběru dat pro palubní počítač omezena, neboí je závislá na době potřebné pro ustálení analogové měřicí cesty. Během této doby nelze uskutečnit sběr dat z jiného měřicího kanálu, což při sběru dat z analogových i číslicových zdrojů signálů je nevýhodné. Zapojení známých systémů kromě toho nevyhovují pro sběr dat na palubě, neboí nejsou odolná vůči silným zdrojům rušení, např. vůči kmitočtu sítě 400 Hz. Další nevýhodou stávajících systémů je, že zpravidla pracují pouze v dynamickém režimu, což neumožňuje exaktní kontrolu jednotlivých analogových měřicích cest.In the prior art connections, the data collection rate for the on-board computer is limited as it depends on the time required to stabilize the analog measurement path. During this time it is not possible to collect data from another measuring channel, which is disadvantageous when collecting data from both analog and digital signal sources. In addition, the wiring of known systems is not suitable for on-board data collection because it is not resistant to strong sources of interference, such as 400 Hz mains frequency. Another disadvantage of existing systems is that they generally only operate in dynamic mode, which does not allow exact control of the individual analog measuring paths.

Uvedené nevýhody odstraňuje zapojení obvodů sběru dat pro palubní počítač, obsahující obvody pro úpravu analogových signálů, obvody pro úpravu číslicových signálů, analogový multiplexor, analogo-číslicový převodník a logické obvody pro řízení sběru a přenosu dat přes výstupní sdružovač dat do počítače podle vynálezu, jehož podstata spočívá v tom, že výstupy bloku obvodů pro úpravu analogových signálů jsou připojeny na vstupy analogového multiplexoru, jehož výstup je připojen na analogový vstup analogó-číslicového převodníku, jehož prvý výstup je připojen na prvý vstup sdružovače dat, na jehož další vstupy jsou připojeny výstupy bloku obvodů pro úpravu číslicových signálů, na jeljož řídící vstup je připojen prvý výstup bloku spouštěcích obvodů, jehož druhý výstup je připojen na nulovací vstup děliče kmitočtu s hodinovým vstupem, přičemž první výstup děliče kmitočtů je připojen na řídicí vstup generátoru adres, který *á další vstupy vstup zadávací a vstup nastavovací, zatímco druhý' výstup děliče kmitočtů je připojen na spouštěcí vstup analogo-číslicového převodníku, jehož druhý výstup je připojen na řídicí vstup počítače, jehož výstup je připojen na řídicí vstup bloku spouštěcích obvodů se synchronizačním vstupem a zadávacím vstupem, přičemž prvý adresový výstup generátoru adres je připojen na adresový vstup analogového multiplexoru a druhý adresový výstup generátoru adres je připojen na adresový vstup bloku řídicích logických obvodů, jehož výstup je připojen na řídicí vstup sdružovače signálů, který má výstupní datovou sběrnici připojenu na datový vstup počítače.These disadvantages are overcome by the connection of the data acquisition circuitry for the on-board computer, comprising analog signal conditioning circuits, digital signal conditioning circuits, an analog multiplexer, an analog-to-digital converter, and logic circuits for controlling data collection and transmission via an output data combiner to a computer. the principle is that the outputs of the analog signal conditioning circuit are connected to the inputs of an analog multiplexer, the output of which is connected to the analog input of an analog-to-digital converter, the first output of which is connected to the first input of the data combiner; a digital signal conditioning circuit having a first output of a trip circuit block connected to a control input, the second output of which is connected to a zero input of a frequency divider with a clock input, wherein the first output of the frequency divider is connected to the control input of the address generator, which has additional inputs input input and setting input, while the second output of the frequency divider is connected to the trigger input of the analog-to-digital converter whose second output is connected to the control input of the computer a trigger circuit block input with a synchronization input and an input input, wherein the first address output of the address generator is connected to the address input of the analog multiplexer and the second address output of the address generator is connected to the address input of the control logic circuit block which has an output data bus connected to the computer's data input.

236 374236 374

Výhoda zapojení podle vynálezu spočívá v tom, že využívá doby, potřebné pro ustálení analogové měřící cesty ke sběru a přenosu jiných typů signálů, např. číslicových, do počítače, čímž se urychluje cyklus sběru dat. Další výhodou je podstatné potlačení účinků rušení, dosažené tím, že měřící cyklus je synchronizován s palubní sítí. Externí volba měřeného kanálu pak umožňuje oživování a nastavování zapojení a tím např. exaktní kontrolu jednotlivých analogových měřících cest, což při dynamickém provozu není možné.The advantage of the circuitry according to the invention is that it utilizes the time required to stabilize the analog measurement path to collect and transmit other types of signals, eg digital, to a computer, thereby speeding up the data acquisition cycle. Another advantage is the substantial suppression of the effects of disturbances achieved by the synchronization of the measurement cycle with the on-board network. External selection of the measured channel then enables the activation and setting of the wiring and thus, for example, an exact control of individual analog measuring paths, which is not possible during dynamic operation.

Příklad provedení zapojení podle vynálezu je schématicky znázorněno na připojeném výkresu.An exemplary embodiment of the circuit according to the invention is shown schematically in the attached drawing.

Blok obvodů pro úpravu analogových signálů Jl· se vstupy a^, a₂ až a* je svými výstupy připojen ha vstupy bj, b₂ až b_m analogového multiplexoru 2, jehož výstup je připojen na analogový vstup 3a analogo-číslicového převodníku 2· Blok obvodů pro úpravu číslicových signálů £ se vstupy c^, c₂ až c_m je svými výstupy d-^, d₂ až d_ffl připojen na vstupy s₂, s^ až s_n sdružovače dat 2» přičemž na prvý vstup s^ sdružovače dat 2 je připojen prvý číslicový výstup z analogo-číslicového převodníku 2, jehož druhý výstup je připojen na řídicí vstup lOr počítače 10, který má na datový vstup lOs připojen výstup sdružovače dat 2· Zbývající bloky zapojení jsou zapojeny tak, že na řídící vstup 4r bloku obvodů pro úpravu číslicových signálů £ je připojen prvý výstup bloku spouštěcích impulsůA block of analog signal conditioning circuits J1 · with inputs a ^, a ₂ to a * is connected by its outputs to inputs bj, b ₂ to b _{m of} analog multiplexer 2, whose output is connected to analog input 3a of analog-to-digital converter 2 · circuitry for adjusting the digital signal inputs £ ^ c c c _m ₂ and its output d- ^ d ₂ to d _ffl connected to inputs _2, s ^ up _n data combiners 2 »whereby the first input of combiners ^ The second output is connected to the control input 10r of the computer 10, which has a data combiner output 2 connected to the data input 10s. The remaining wiring blocks are connected so that the control input 4r is connected. The first output of the trigger pulse block is coupled to the digital signal circuit block 6

5, jehož druhý výstup je připojen na nulo,vací vstup 6r děliče m pryym kmitočtů 6. Generátor adres 2 je svým výstupem připojen na adresový vstup 2a analogového multiplexoru 2 a druhým výstupem na adresový vstup 8a bloku řídicích logických obvodů 8, který má výstup připojen na řídicí vstup 9r sdružovače dat 2· Dělič kmitočtů 6 má připojen prvý výstup na řídicí vstup 7r generátoru adres 2 a druhý výstup na spouštěcí vstup 3s analogo-čísli cového převodníku 2· Generátor adres 2 má nastavovací vstup 7n a zadávací vstup 7z. Dělič kmitočtů 6 má hodinový vstup 6k· Blok spouštěcích obvodů 2 má zadávací vstup 5z. synchronizační vstup 5s a řídicí vstup 5r. připojený na výstup počítače 10.The address generator 2 is connected to address input 2a of the analog multiplexer 2 by its output and the second output to address input 8a of the control logic circuit block 8 having the output connected. to the control input 9r of the data combiner 2 · The frequency divider 6 has the first output connected to the control input 7r of the address generator 2 and the second output to the trigger input 3s of the analog-to-digital converter 2. Frequency divider 6 has a clock input 6k · The trigger circuit block 2 has an input input 5z. sync input 5s and control input 5r. connected to the computer output 10.

Vstupní analogové signály jsou přivedeny na vstupy a^,The input analog signals are connected to inputs a ^,

- 3 236 374 a₂ až bloku obvodů pro úpravu analogových signálů 2» v němž Jsou upraveny např. z hlediska amplitudových úrovní tak, aby vyhovovaly pro analogový multiplexor 2, na který jsou přivedeny přes vstupy bp b₂ až b_m· Multiplexně snímané analogové signály jsou z výstupu multiplexoru 2 přivedeny na analogový vstup 3a analogo-Číslicového převodníku J a z j,eho číslicového výstupu na prvý vstup Sj sdružovače dat 2» zajištujícího přenos číslicových dat i ze“zbývají cích vstupů s₂, s. až s_n na výstupní datovou sběrnici, připojenou na datový“vsTup lOs' počítače 10.- 3 236 374 and ₂ to the analog signal conditioning circuit 2 »in which, for example, they are adjusted in terms of amplitude levels to suit the analog multiplexer 2 to which they are connected via inputs bp b ₂ to b _m signals are output from multiplexer 2 to analog input 3a of analog-to-digital converter J azj, its digital output to first input Sj of data combiner 2 »providing digital data transfer i from the remaining inputs s ₂ , s. to _n to output data bus connected to the data 'vsTup 10s' of the computer 10.

Tento přenos je řízen výstupním signálem z bloku řídících logio kých obvodů 8, přivedených na řídící vstup 9r sdružovače dat 2· číslicová data, přiváděná na vstupy s₂, s, až s& sdružovače dat 2» jsou odebírána z výstupů d^, d₂ az“d_mTloku pro úpravu číslicových signálů 2» na jehož oHpovi3ajícT“vstupy c^, c₂ až c_mjsou připojeny výstupy ze zdrojů číslicových signálů7 případně z jiných zdrojů signálů, jejichž sběr a přenos nelze uskutečnit přes analogový multiplexor 2 a analogo-číslicový převodník 2· Úprava vstupních číslicových signálů v bloku pro úpravu čísli oovýoh signálů 2 spočívá mimo jiné v jejich tvarování tak, aby jejich průběhy odpovídaly např. TTL logickým obvodům neboí jsou v tomto bloku £ obsaženy i převodníky převádějící např. fázovou složku analogových signálů ze selsynových zdrojů v číslicový signál. Za tím účelem pro dosažení synchronizace a pro činnost převodu fáze - číslo je za řídící vstup 4r bloku pro úpravu číslicových signálů 2 přiveden řídicí signál z bloku spouštěcích obvodů 2» ^v němž je dále generován nastavovací signál přivedený na nulovací vstup 6r děliče kmitočtů 6, z něhož je kmitočtovými signály přivedenými na řídicí vstup 7r generátoru adres 2 a spouštěcí vstup 3s analogo-číslicového převodníku 2 ovládána činnost sběru a přenosu analogových vstupních signálů a zároveň činnost sdružovače dat 2 tak, že během doby, potřebné pro ustálení analogové měřicí cesty jsou ve sdružovači dat přenesena na výstupní sběrnici číslicová data z bloku pro úpravu číslicových signálů £, což urychluje přenos dat ze všech vstupů a^, a₂ až c_ffi na datový vstup lOs počítače 10. Výstupní řídící signály z bloku spouštěcích obvodů 2 jsou generovány v závislosti na výstupním startovacím signálu z počítače 10.This transmission is controlled by an output signal from a block of control logic circuits 8 applied to control input 9r of data combiner 2, the digital data supplied to inputs s ₂ , s, up to s of data combiner 2 »are taken from outputs d ^, d ₂ and "D _m Digital signal conditioning pressure 2" to which the inputs c ^, c ₂ to c _m are connected outputs from digital signal sources 7 or from other signal sources whose collection and transmission cannot be performed via analog multiplexer 2 and analog-digital converter 2 · The modification of the input digital signals in the block for editing the digital signals 2 consists, among other things, in their shaping so that their waveforms correspond to eg TTL logic circuits, because converters converting eg phase component of analog signals from selsyn sources in the digital signal. For this purpose, for achieving synchronization and for phase-to-number conversion operation, a control signal from the control circuit block 2 'is provided downstream of the control input 4r of the digital signal conditioning block 2, ⁱⁿ which a set-up signal is applied. wherein the frequency signals applied to the control input 7r of the address generator 2r and the trigger input 3s of the analog-to-digital converter 2 control the operation of collecting and transmitting the analog input signals and simultaneously the operation of the data combiner 2 data transferred to the output bus of the digital data by using digital signals for adjusting £, which accelerates the transfer of data from all inputs N, and C ₂ to _FFI LOS data input to the computer 10. the output control signals from the trigger circuit block 2 are generated depending on outlet by starting signal from computer 10.

- 4 236 374 přivedeným na řídicí vstup 5r. v závislosti na externím synchronizačním kmitočtovém signálu z palubní sítě, přivedené na synchronizační vstup 5s a případně v závislosti na externím zadávacím signálu, přivedeným na zadávací vstup 5z. který je současně spojen se zadávacím vstupem 7z generátoru adres což umožňuje externí volbu měřeného kanálu při oživování a nastavování zapojení· Volba měřeného kanálu se přitom děje přes nastavovací vstup 7n generátoru adres Činnost bloku řídicích obvodů 8 je řízena adresovým výstupem z generátoru adres přivedeným na jeho adresový vstup 8a a obdobně i činnost analogového multiplexoru 2 adresovým signálem, přivedeným na adresový vstup 2a rovněž z generátoru adres Rychlost sběru a přenosu dat je dále závislá na externím kmitočtu, který je přiváděn na kmitočtový vstup 6k děliče kmitočtů 6 a na rychlosti převodu analogo-číslicového převodníku £, který ovlá dá řídicí vstup lOr počítače 10.- 4,236,374 applied to control input 5r. depending on the external synchronization frequency signal from the onboard supply connected to the synchronization input 5s, and optionally depending on the external input signal connected to the input input 5z. which is simultaneously connected to the input input 7z of the address generator which enables external selection of the measured channel during commissioning and wiring setup · Selection of the measured channel takes place via the setting input 7n of the address generator The operation of the control circuit block 8 is controlled by the address output from the address generator connected to its address the input 8a and analogously the operation of the analog multiplexer 2 by the address signal applied to the address input 2a also from the address generator a converter 6 which controls the control input 10r of the computer 10.

Zapojení podle vynálezu lze využít pro sběr dat pro palub ní počítač a v dalších aplikacích, kde požadavky na řešení sys témů sběru a přenosu dat nejsou tak náročné, jako u palubních systémů.The circuitry of the invention can be used to collect data for an on-board computer and in other applications where the requirements for designing data collection and transmission systems are not as demanding as on-board systems.

Claims

Onboard computer data acquisition circuitry incorporating analog signal conditioning circuits, digital signal conditioning circuits, analog multiplexer, analog-to-digital converter, and logic circuits to control data acquisition and transmission through an output data combiner to a computer, characterized in that the circuit block outputs for modifying analog signals (1) are connected to inputs (bj - b _m ) of an analog multiplexer (2), the output of which is connected to the analog input (3a) of the analog-to-digital converter (3), the first output of which is connected to the first input ( sp of a data combiner (9), to which other inputs (s ₂ - s _n ) are connected outputs (dj - c ^) of the digital signal conditioning circuit (4), to whose control input (4r) the first output of the block is connected trigger circuits (5), the second output of which is connected to the reset input (6r) of the frequency divider (6) with the clock input (6k), the first output of the guns The frequency counter (6) is connected to the control input (7r) of the address generator (7), while the second output of the frequency divider (6) is connected to the trigger input (3s) of the analog-to-digital converter (3). the control input (10r) of the computer (10), the output of which is connected to the control input (5r) of the trigger circuit block (5), with the sync input (5s) and the input input (5z), the first address output of the address generator (7) is connected to the address input (2a) of the analog multiplexer (2) and the second address output of the address generator (7) is connected to the address input (8a) of the control logic circuit block (8) whose output is connected to the control input (9r) 9) having an output data bus connected to the data input (10s) of the computer (10).