SU903898A1 - Signature analyzer - Google Patents
Signature analyzer Download PDFInfo
- Publication number
- SU903898A1 SU903898A1 SU802961358A SU2961358A SU903898A1 SU 903898 A1 SU903898 A1 SU 903898A1 SU 802961358 A SU802961358 A SU 802961358A SU 2961358 A SU2961358 A SU 2961358A SU 903898 A1 SU903898 A1 SU 903898A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- analyzer
- encoder
- information
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение относится к области ав-‘ тематики и вычислительной техники и может быть использовано для контроля дискретных объектов.The invention relates to the field of automotive and computer engineering and can be used to control discrete objects.
Известен сигнатурный анализатор, содержащий блок приема информации, 5 формирователь временных сигналов, формирователь сигнатур· и блок индикации flj.Known signature analyzer containing an information receiving unit, 5 a shaper of temporary signals, a shaper of signatures · and an indication unit flj.
Недостатком этого анализатора является ограниченная достоверность выводимой информации, зависящая от длины 10 выводимых информационных слов.The disadvantage of this analyzer is the limited reliability of the output information, depending on the length of 10 output information words.
Наиболее близким по технической сущности к предлагаемому является сигнатурный анализатор, содержащий формирователь временных сигналов, вход которого 15 подключен к управляющему входу анализатора, выход - к первому управляющему входу формирователя сигнатур, выход которого соединен со входом блока индикации . 20 The closest in technical essence to the proposed one is a signature analyzer containing a time shaper, whose input 15 is connected to the control input of the analyzer, the output is to the first control input of the signature shaper, the output of which is connected to the input of the display unit. 20
Недостатком известного анализатора является ограниченная область применения, вытекающая из искажения выводимой информации при контроле дискретных объектов, имеющих три состояния выходных сигналов.A disadvantage of the known analyzer is the limited scope arising from the distortion of the displayed information when monitoring discrete objects having three states of output signals.
Нель изобретения - расширение области применения анализатора за счет обработки дискретной информации, имеющей три состояния.Nel inventions - expanding the scope of the analyzer by processing discrete information that has three states.
Указанная цель достигается тем, что в анализатор введены шифратор, триггер, одновибратор, элемент ИЛИ и коммутатор, первый и второй информационные входы которого подключены к соответствующим выходам шифратора, выход - к информационному входу формирователя сигнатур, управляющий вход - к выходу триггера, вход установки в ноль которого соединен с синхровходом анализатора, с входом одновибратора и с первым входом элемента ИЛИ, втс.юй вход которого подключен к единичному входу триггера' и выходу одновибратора, а выход - к второму управляющему входу формирователя сигнатур, причем информационный вход анализатора соединен с входом шифратора.This goal is achieved by the fact that an encoder, a trigger, a single vibrator, an OR element, and a switch are inserted into the analyzer, the first and second information inputs of which are connected to the corresponding outputs of the encoder, the output - to the information input of the signature generator, the control input - to the trigger output, the installation input to the zero of which is connected to the analyzer clock input, with the input of the one-shot and with the first input of the OR element, the input of which is connected to the single input of the trigger 'and the output of the one-shot, and the output - to the second control in the signature generator, and the information input of the analyzer is connected to the input of the encoder.
На чертеже представлена блок-схема анализатора.The drawing shows a block diagram of the analyzer.
Анализатор содержит шифратор 1, j коммутатор 2, формирователь 3 сигнатур, блок 4 индикации, формирователь 5 временных сигналов, триггер 6, одновибратор 7 и логический элемент ИЛИ 8, информационный вход 9 и синхровход 10 ю анализатора, вспомогательный синхросигнал 11, синхросигнал 12 на втором управляющем входе формирователя 3 сигнатур, выход 13 первого бита шифратора кодирования, выход 14 второго 15 бита шифратора, управляющий вход 15 анализатора.The analyzer contains an encoder 1, j switch 2, a signature shaper 3, an indication unit 4, a time shaper 5, a trigger 6, a one-shot 7 and an OR 8 logic element, an information input 9 and an analyzer clock input 10, an auxiliary clock signal 11, a clock signal 12 on the second the control input of the shaper 3 signatures, the output 13 of the first bit of the encoding encoder, the output 14 of the second 15 bits of the encoder, the control input 15 of the analyzer.
Сигнатурный анализатор работает следующим образом.The signature analyzer works as follows.
Контролируемый двоичный вектор 2θ подается в виде очередного входного бита на вход 9 и на шифратор 1 в такт с главным синхросигналом на входе 10. Этот сигнал синхронизирован с внешними сигналами старт/стоп на входе 15, 25 формирующими с помощью выходных сигналов формирователя 5 соответствующее измерительное окно. В зависимости от состояния входного бита шифратор 1 перекодирует каждый бит выхода эд контролируемого элемента в двад бита таким образомThe controlled binary vector 2 θ is supplied as the next input bit to input 9 and to the encoder 1 per clock with the main clock signal at input 10. This signal is synchronized with external start / stop signals at input 15, 25, which form the corresponding measuring signal using the output signals of driver 5 window. Depending on the state of the input bit, the encoder 1 transcodes each bit of the ed output of the controlled element into two bits in this way
Логическая 1 11Logical 1 11
Логический ОLogical Oh
Z 10 где 7~ - третье состояние сигнала диагностической информации.Z 10 where 7 ~ is the third state of the diagnostic information signal.
Выходы 13 и 14 шифратора 1 соединены соответственно с двумя информационными входами коммутатора 2, адресный. управляющий вход которого управляется триггером 6, установка в ноль которого производится фронтом главного синхросигнала со входа 10, поступающего извне в анализатор. Будучи в нулевом состоянии этот триггер адресует первый вход коммутатора 2, на выход 13 которого проходит сигнал от первого выхода шифратора 1. Этот сигнал воспринимается по главному синхросигналу 10 на 50 входе формирователя 3. Формируемый с некоторой задержкой, определяемой сдвоенным одновибратором 7, относительно среза главного синхросигнала 10 вспомогательный синхросигнал 11 своим $$ фронтом переключает триггер 6 в единичное состояние, благодаря чему коммутатор 2 коммутирует на свой выход уже сигнал 14 со второго выхода шифратора 1. Срезом вспомогательного синхросигнала 11 через элемент ИЛИ 8 этот сигнал воспринимается формирователем 3, выходы которого подаются на блок 4.The outputs 13 and 14 of the encoder 1 are connected respectively to two information inputs of the switch 2, address. the control input of which is controlled by trigger 6, which is set to zero by the front of the main clock signal from input 10 coming from the outside to the analyzer. Being in the zero state, this trigger addresses the first input of switch 2, to the output 13 of which the signal from the first output of encoder 1 passes. This signal is perceived by the main clock signal 10 at the input 50 of the former 3. Formed with some delay, determined by the double one-shot 7, relative to the cutoff of the main clock signal 10 auxiliary clock signal 11 with its $$ front switches trigger 6 to a single state, so switch 2 switches to its output already signal 14 from the second output of encoder 1. Cut off the whole auxiliary clock signal 11 through the element OR 8, this signal is perceived by the driver 3, the outputs of which are fed to block 4.
Таким образом, за один период главного синхросигнала 10 происходит кодирование одного бита выхода тестируемой логической схемы в два соответствующих бита, последовательное мультиплексирование этих двух бит на вход формирователя сигнатур и за счет итогового синхросигнала 12-два сдвига в регистре сдвига формирователя сигнатур, участвующих в формировании общей сигнатуры. При этом, очевидно, удваивается длина контролируемого двоичного вектора, что практически не имеет особого значения, учитывая высокую достоверность сигнатурного анализа. Это позволяет устранить ошибки в формировании сигнатуры для информации, имеющей три состояния. Временные соотношения и параметры длительностей импульсов синхронизации, задержки между ними и т. п. определяются используемой элементной базой аппаратуры и тестируемых логических схем и узлов.Thus, for one period of the main clock signal 10, one bit of the output of the tested logic circuit is encoded into two corresponding bits, the two bits are sequentially multiplexed to the input of the signature generator and, due to the final clock signal, 12 or two shifts in the shift register of the signature generator involved in the formation of the common signatures. In this case, the length of the controlled binary vector is obviously doubled, which is practically of little importance, given the high reliability of the signature analysis. This allows you to eliminate errors in the formation of the signature for information that has three states. Timing relationships and parameters of durations of synchronization pulses, delays between them, etc., are determined by the used elemental base of the equipment and the tested logic circuits and nodes.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802961358A SU903898A1 (en) | 1980-07-16 | 1980-07-16 | Signature analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802961358A SU903898A1 (en) | 1980-07-16 | 1980-07-16 | Signature analyzer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU903898A1 true SU903898A1 (en) | 1982-02-07 |
Family
ID=20910151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802961358A SU903898A1 (en) | 1980-07-16 | 1980-07-16 | Signature analyzer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU903898A1 (en) |
-
1980
- 1980-07-16 SU SU802961358A patent/SU903898A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU903898A1 (en) | Signature analyzer | |
US5867050A (en) | Timing generator circuit | |
SU983637A1 (en) | Time interval measuring device | |
SU1578714A1 (en) | Test generator | |
SU1220115A1 (en) | Device for generating time signals | |
SU1674395A1 (en) | Multiprogrammable television information transfer system | |
SU1260962A1 (en) | Device for test checking of time relations | |
SU1674056A1 (en) | Multichannel meter of time intervals | |
SU966852A1 (en) | Device for determining asynchronism of signals | |
SU1277113A1 (en) | Signature analyzer | |
SU1363172A1 (en) | Device for synchronizing computing system | |
SU1427370A1 (en) | Signature analyser | |
SU1370754A1 (en) | Pulse monitoring device | |
SU924614A1 (en) | Infralow-frequency phase meter | |
SU1129723A1 (en) | Device for forming pulse sequences | |
SU1270760A1 (en) | Signature analyzer | |
SU970660A1 (en) | Pulse train generator | |
SU1354194A1 (en) | Signature analyser | |
SU944134A2 (en) | Cycle-wise synchronization device | |
SU1453621A1 (en) | Detector of binary signal combinations | |
SU687407A1 (en) | Digital frequency gauge | |
SU1297052A1 (en) | Signature analyzer | |
SU1383360A1 (en) | Signature analyzer | |
SU1443147A1 (en) | Phase synchronizer | |
SU917172A1 (en) | Digital meter of time intervals |