CS236374B1 - Zapojení obvodů sběru dat pro palubní počítač - Google Patents

Abstract

fiešení se týká zapojení obvodů sběru dat pro palubní počítač, obsahující obvody pro úpravu analogových a číslicových vstupníph signálů, analogový multiplexor, analogočíslicový převodník a logické obvody pro řízení sběru a přenosu dat přes výstupní sdružovač dat do palubního počítače. Podstata řešení spočívá v tom, že navrhované zapojení využívá doby, potřebné pro ustálení analogové měřicí cesty ke sběru a přenosu dat z jiných snímačů. Zapojení je synchronizováno s palubní sítí, což podstatně potlačuje vliv rušivých signálů. Zapojení podle vynálezu lze využít nejen na palubních systémech, ale také v systémech s nižšími nároky na rychlost.

Description

Vynález se týká zapojení obvodů sběru dat pro palubní počítač.

U dosud známých zapojení je rychlost sběru dat pro palubní počítač omezena, neboí je závislá na době potřebné pro ustálení analogové měřicí cesty. Během této doby nelze uskutečnit sběr dat z jiného měřicího kanálu, což při sběru dat z analogových i číslicových zdrojů signálů je nevýhodné. Zapojení známých systémů kromě toho nevyhovují pro sběr dat na palubě, neboí nejsou odolná vůči silným zdrojům rušení, např. vůči kmitočtu sítě 400 Hz. Další nevýhodou stávajících systémů je, že zpravidla pracují pouze v dynamickém režimu, což neumožňuje exaktní kontrolu jednotlivých analogových měřicích cest.

Uvedené nevýhody odstraňuje zapojení obvodů sběru dat pro palubní počítač, obsahující obvody pro úpravu analogových signálů, obvody pro úpravu číslicových signálů, analogový multiplexor, analogo-číslicový převodník a logické obvody pro řízení sběru a přenosu dat přes výstupní sdružovač dat do počítače podle vynálezu, jehož podstata spočívá v tom, že výstupy bloku obvodů pro úpravu analogových signálů jsou připojeny na vstupy analogového multiplexoru, jehož výstup je připojen na analogový vstup analogó-číslicového převodníku, jehož prvý výstup je připojen na prvý vstup sdružovače dat, na jehož další vstupy jsou připojeny výstupy bloku obvodů pro úpravu číslicových signálů, na jeljož řídící vstup je připojen prvý výstup bloku spouštěcích obvodů, jehož druhý výstup je připojen na nulovací vstup děliče kmitočtu s hodinovým vstupem, přičemž první výstup děliče kmitočtů je připojen na řídicí vstup generátoru adres, který *á další vstupy vstup zadávací a vstup nastavovací, zatímco druhý' výstup děliče kmitočtů je připojen na spouštěcí vstup analogo-číslicového převodníku, jehož druhý výstup je připojen na řídicí vstup počítače, jehož výstup je připojen na řídicí vstup bloku spouštěcích obvodů se synchronizačním vstupem a zadávacím vstupem, přičemž prvý adresový výstup generátoru adres je připojen na adresový vstup analogového multiplexoru a druhý adresový výstup generátoru adres je připojen na adresový vstup bloku řídicích logických obvodů, jehož výstup je připojen na řídicí vstup sdružovače signálů, který má výstupní datovou sběrnici připojenu na datový vstup počítače.

236 374

Výhoda zapojení podle vynálezu spočívá v tom, že využívá doby, potřebné pro ustálení analogové měřící cesty ke sběru a přenosu jiných typů signálů, např. číslicových, do počítače, čímž se urychluje cyklus sběru dat. Další výhodou je podstatné potlačení účinků rušení, dosažené tím, že měřící cyklus je synchronizován s palubní sítí. Externí volba měřeného kanálu pak umožňuje oživování a nastavování zapojení a tím např. exaktní kontrolu jednotlivých analogových měřících cest, což při dynamickém provozu není možné.

Příklad provedení zapojení podle vynálezu je schématicky znázorněno na připojeném výkresu.

Blok obvodů pro úpravu analogových signálů Jl· se vstupy a^, a₂ až a* je svými výstupy připojen ha vstupy bj, b₂ až b_m analogového multiplexoru 2, jehož výstup je připojen na analogový vstup 3a analogo-číslicového převodníku 2· Blok obvodů pro úpravu číslicových signálů £ se vstupy c^, c₂ až c_m je svými výstupy d-^, d₂ až d_ffl připojen na vstupy s₂, s^ až s_n sdružovače dat 2» přičemž na prvý vstup s^ sdružovače dat 2 je připojen prvý číslicový výstup z analogo-číslicového převodníku 2, jehož druhý výstup je připojen na řídicí vstup lOr počítače 10, který má na datový vstup lOs připojen výstup sdružovače dat 2· Zbývající bloky zapojení jsou zapojeny tak, že na řídící vstup 4r bloku obvodů pro úpravu číslicových signálů £ je připojen prvý výstup bloku spouštěcích impulsů

5, jehož druhý výstup je připojen na nulo,vací vstup 6r děliče m pryym kmitočtů 6. Generátor adres 2 je svým výstupem připojen na adresový vstup 2a analogového multiplexoru 2 a druhým výstupem na adresový vstup 8a bloku řídicích logických obvodů 8, který má výstup připojen na řídicí vstup 9r sdružovače dat 2· Dělič kmitočtů 6 má připojen prvý výstup na řídicí vstup 7r generátoru adres 2 a druhý výstup na spouštěcí vstup 3s analogo-čísli cového převodníku 2· Generátor adres 2 má nastavovací vstup 7n a zadávací vstup 7z. Dělič kmitočtů 6 má hodinový vstup 6k· Blok spouštěcích obvodů 2 má zadávací vstup 5z. synchronizační vstup 5s a řídicí vstup 5r. připojený na výstup počítače 10.

Vstupní analogové signály jsou přivedeny na vstupy a^,

- 3 236 374 a₂ až bloku obvodů pro úpravu analogových signálů 2» v němž Jsou upraveny např. z hlediska amplitudových úrovní tak, aby vyhovovaly pro analogový multiplexor 2, na který jsou přivedeny přes vstupy bp b₂ až b_m· Multiplexně snímané analogové signály jsou z výstupu multiplexoru 2 přivedeny na analogový vstup 3a analogo-Číslicového převodníku J a z j,eho číslicového výstupu na prvý vstup Sj sdružovače dat 2» zajištujícího přenos číslicových dat i ze“zbývají cích vstupů s₂, s. až s_n na výstupní datovou sběrnici, připojenou na datový“vsTup lOs' počítače 10.

Tento přenos je řízen výstupním signálem z bloku řídících logio kých obvodů 8, přivedených na řídící vstup 9r sdružovače dat 2· číslicová data, přiváděná na vstupy s₂, s, až s& sdružovače dat 2» jsou odebírána z výstupů d^, d₂ az“d_mTloku pro úpravu číslicových signálů 2» na jehož oHpovi3ajícT“vstupy c^, c₂ až c_m jsou připojeny výstupy ze zdrojů číslicových signálů7 případně z jiných zdrojů signálů, jejichž sběr a přenos nelze uskutečnit přes analogový multiplexor 2 a analogo-číslicový převodník 2· Úprava vstupních číslicových signálů v bloku pro úpravu čísli oovýoh signálů 2 spočívá mimo jiné v jejich tvarování tak, aby jejich průběhy odpovídaly např. TTL logickým obvodům neboí jsou v tomto bloku £ obsaženy i převodníky převádějící např. fázovou složku analogových signálů ze selsynových zdrojů v číslicový signál. Za tím účelem pro dosažení synchronizace a pro činnost převodu fáze - číslo je za řídící vstup 4r bloku pro úpravu číslicových signálů 2 přiveden řídicí signál z bloku spouštěcích obvodů 2» ^v němž je dále generován nastavovací signál přivedený na nulovací vstup 6r děliče kmitočtů 6, z něhož je kmitočtovými signály přivedenými na řídicí vstup 7r generátoru adres 2 a spouštěcí vstup 3s analogo-číslicového převodníku 2 ovládána činnost sběru a přenosu analogových vstupních signálů a zároveň činnost sdružovače dat 2 tak, že během doby, potřebné pro ustálení analogové měřicí cesty jsou ve sdružovači dat přenesena na výstupní sběrnici číslicová data z bloku pro úpravu číslicových signálů £, což urychluje přenos dat ze všech vstupů a^, a₂ až c_ffi na datový vstup lOs počítače 10. Výstupní řídící signály z bloku spouštěcích obvodů 2 jsou generovány v závislosti na výstupním startovacím signálu z počítače 10.

- 4 236 374 přivedeným na řídicí vstup 5r. v závislosti na externím synchronizačním kmitočtovém signálu z palubní sítě, přivedené na synchronizační vstup 5s a případně v závislosti na externím zadávacím signálu, přivedeným na zadávací vstup 5z. který je současně spojen se zadávacím vstupem 7z generátoru adres což umožňuje externí volbu měřeného kanálu při oživování a nastavování zapojení· Volba měřeného kanálu se přitom děje přes nastavovací vstup 7n generátoru adres Činnost bloku řídicích obvodů 8 je řízena adresovým výstupem z generátoru adres přivedeným na jeho adresový vstup 8a a obdobně i činnost analogového multiplexoru 2 adresovým signálem, přivedeným na adresový vstup 2a rovněž z generátoru adres Rychlost sběru a přenosu dat je dále závislá na externím kmitočtu, který je přiváděn na kmitočtový vstup 6k děliče kmitočtů 6 a na rychlosti převodu analogo-číslicového převodníku £, který ovlá dá řídicí vstup lOr počítače 10.

Zapojení podle vynálezu lze využít pro sběr dat pro palub ní počítač a v dalších aplikacích, kde požadavky na řešení sys témů sběru a přenosu dat nejsou tak náročné, jako u palubních systémů.

Claims (1)

1. Zapojení obvodů sběru dat pro palubní počítač obsahující obvody pro úpravu analogových signálů, obvody pro úpravu číslicových signálů, analogový multiplexor, analogo-číslicový převodník a logické obvody pro řízení sběru a přenosu dat přes výstupní sdružovač dat do počítače, vyznačené tím, že výstupy bloku obvodů pro úpravu analogových signálů (1) jsou připojeny na vstupy (bj - b_m) analogového multiplexoru (2), jehož výstup je připojen na analogový vstup (3a) analogo-číslicového převodníku (3), jehož prvý výstup je připojen na prvý vstup (sp sdru žovače dat (9), na jehož další vstupy (s₂ - s_n) jsou připojeny výstupy (dj - c^) bloku obvodů pro úpravií číslicových signálů (4), na jehož řídicí vstup (4r) je připojen prvý výstup bloku spouštěcích obvodů (5), jehož druhý výstup je připojen na nulovací vstup (6r) děliče kmitočtů (6) s hodinovým vstupem (6k), přičemž první výstup děliče kmitočtů (6) je připojen na řídící vstup (7r) generátoru adres (7), , zatímco druhý výstup děliče kmitočtů (6) je připojen na spouštěcí vstup (3s) analogo-číslicového převodníku (3), jehož druhý výstup je připojen na řídicí vstup (lOr) počítače (10), jehož výstup je připojen na řídicí vstup (5r) bloku spouštěcích obvodů (5), se synchonizačním vstupem (5s) a zadávacím vstupem (5z), přičemž prvý adresový výstup generátoru adres (7) je připojen na adresový vstup (2a) analogového multiplexoru (2) a druhý adresový výstup generátoru adres (7) je připojen na adresový vstup (8a) bloku řídicích logických obvodů (8), jehož výstup je připojen na řídící vstup (9r) sdružovače signálů (9), který má výstupní datovou sběrnici připojenu na datový vstup (lOs) počítače (10).