JP2985181B2 - Multiplex converter - Google Patents
Multiplex converterInfo
- Publication number
- JP2985181B2 JP2985181B2 JP1136109A JP13610989A JP2985181B2 JP 2985181 B2 JP2985181 B2 JP 2985181B2 JP 1136109 A JP1136109 A JP 1136109A JP 13610989 A JP13610989 A JP 13610989A JP 2985181 B2 JP2985181 B2 JP 2985181B2
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- timing
- register
- pulse
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は音声信号をパルス符号変調化して多重化する
多重変換装置に係わり、特にチャンネル部のタイムスロ
ットを自由に設定できる多重変換装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplex conversion apparatus for multiplexing audio signals by pulse code modulation, and more particularly to a multiplex conversion apparatus capable of freely setting a time slot of a channel portion.
従来のこの種の多重変換装置は、チャンネル部11,12,
……,130と、共通制御部２とで第２図に示すように構成
されている。すなわち、各チャンネル部11,12,……,130
は、音声信号をパルス符号変調できるようになってい
る。この各チャンネル部11,12,……,130は、音声変換回
路31,32,……,330と、タイミング発生回路41,42,……,4
30とから構成されている。また、各チャンネル部11,12,
……,130は、送信側２〔Mb/s〕データバス５と、受信側
２〔Mb/s〕データバス６とをそれぞれ介して共通制御部
２に接続されている。A conventional multiplex converter of this type includes channel sections 11 1 , 1 2 ,
..., 1 30, is configured as shown in FIG. 2 by a common control unit 2. That is, each channel section 1 1 , 1 2 ,..., 1 30
Are capable of pulse code modulation of an audio signal. Each channel section 1 1 , 1 2 ,..., 1 30 includes a voice conversion circuit 3 1 , 3 2 ,..., 3 30 and a timing generation circuit 4 1 , 4 2 ,.
It consists of 30 and. Also, each channel section 1 1 , 1 2 ,
......, 1 30 includes a transmission-side 2 [Mb / s] A data bus 5 is connected to a common control unit 2 receiving side 2 [Mb / s] data bus 6 and the via, respectively.
このような多重変換装置によれば、各チャンネル部
11,12,……,130のタイムスロットは、チャンネルごとに
装置内での実装位置によって機械的に設定されている。
すなわち、チャンネル番号に対してタイムスロットは一
定であった。According to such a multiplex conversion device, each channel unit
1 1, 1 2, ..., 1 30 time slots are mechanically set by mounting position in the apparatus for each channel.
That is, the time slot was constant with respect to the channel number.
上述した従来の多重変換装置では、使用されるタイム
スロットが各チャンネル部11,12,……,130の実装位置に
よって機械的に設定されるので、チャネル番号に対して
タイムスロットを変更することができないという欠点が
あった。In conventional multiplex conversion apparatus described above, the time slots each channel unit 1 1, 1 2 used, .... Since the mechanically set by the mounting position of 1 30, changes the time slot for the channel number There was a disadvantage that it could not be done.
本発明は、上述した欠点を解消するためになされたも
ので、タイムスロットの設定を自由にした多重変換装置
を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-described disadvantages, and has as its object to provide a multiplex conversion apparatus in which time slots can be set freely.
本発明では、音声信号をパルス符号変調するチャンネ
ル部を複数設け、これらチャンネル部を共通制御部で共
通制御してパルス符号変調信号を多重化する多重変換装
置において、各チャンネル部は、共通制御部から送出さ
れたタイムスロット番号を記憶するレジスタと、レジス
タの記憶値が示すタイムスロットのタイミングでパルス
をチャンネル部のそれぞれに対応させて発生する複数の
タイミング発生回路と、音声信号をパルス符号変調化
し、複数のタイミング発生回路からレジスタに記憶させ
たタイミングで発生されるパルスに同期して該当するタ
イムスロットに乗せるとともに、受信側のパルス符号変
調信号に該当するタイムスロットのデータを音声信号に
変換する音声変換回路とを多重変換装置に具備させるこ
とを特徴とするものである。According to the present invention, in a multiplex conversion apparatus for multiplexing pulse code modulation signals by providing a plurality of channel units for pulse code modulation of an audio signal and commonly controlling these channel units by a common control unit, each channel unit is provided with a common control unit. A register for storing the time slot number sent from the CDMA, a plurality of timing generating circuits for generating pulses corresponding to the respective channel portions at the timing of the time slot indicated by the stored value of the register, and pulse code modulation of the audio signal. In synchronization with the pulse generated at the timing stored in the register from the plurality of timing generation circuits, the data is loaded on the corresponding time slot and the data of the time slot corresponding to the pulse code modulation signal on the receiving side is converted into an audio signal. A voice conversion circuit and a multiplex conversion device. That.
本発明は、タイムスロットをレジスタに記憶させてお
き、これに基づいたタイミングでパルスを発生し、これ
により音声信号等をパルス符号変調信号として多重化し
ているので、各チャンネル部に対応するタイムスロット
を自由に設定できる。According to the present invention, a time slot is stored in a register, and a pulse is generated at a timing based on the time slot, thereby multiplexing an audio signal or the like as a pulse code modulation signal. Can be set freely.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は、本発明の多重変換装置の実施例を示すブロ
ック図である。この第１図に示す多重変換装置は、チャ
ンネル部101,102,……,1030と、共通制御部20とで次の
ように構成されている。FIG. 1 is a block diagram showing an embodiment of a multiplex conversion apparatus according to the present invention. The multiplex conversion apparatus shown in FIG. 1 includes the channel units 10 1 , 10 2 ,..., 1030 and the common control unit 20 as follows.
すなわち、各チャンネル部101,102,……,1030は、音
声信号をパルス符号変調できるようになっている。各チ
ャンネル部101,102,……,1030は、音声変換回路301,3
02,……,3030と、タイミング発生回路401,402,……,40
30と、レジスタ501,502,……,5030とを備えている。こ
こで、レジスタ501,502,……,5030は、共通制御部20か
ら送出されたタイムスロット番号をそれぞれ記憶できる
ようになっている。タイミング発生回路401,402,……,4
030は、各レジスタ501,502,……,5030の記憶値が示すタ
イムスロットのタイミングでパルスを発生するようにな
っている。音声変換回路301,302,……,3030は、各タイ
ミング発生回路401,402,……,4030からタイミングによ
り、音声信号をパルス符号変調化して送信側のパルス符
号変調信号に該当するタイムスロットに乗せるととも
に、受信側のパルス符号変調信号に該当するタイムスロ
ットのデータを音声信号に変換するようになっている。That is, each channel 10 1, 10 2, ..., 10 30 is adapted to an audio signal can pulse code modulation. Each of the channel units 10 1 , 10 2 ,..., 10 30 is a voice conversion circuit 30 1 , 3
0 2 ,..., 30 30 and the timing generation circuits 40 1 , 40 2 ,.
30 and registers 50 1 , 50 2 ,..., 50 30 . Here, the registers 50 1 , 50 2 ,..., 50 30 can store the time slot numbers transmitted from the common control unit 20, respectively. Timing generation circuits 40 1 , 40 2 , ......, 4
0 30, each register 50 1, 50 2, ..., and generates a pulse at the timing of the time slot indicated by the stored value of 50 30. Speech conversion circuit 30 1, 30 2, ..., 30 30, each timing generator circuit 40 1, 40 2, ..., 40 by the timing from 30, pulse code modulation signal of the transmission side and the pulse code modulation of the voice signal And converts the data of the time slot corresponding to the pulse code modulation signal on the receiving side into an audio signal.
また、各チャンネル部101,102,……,1030は、送信側
２〔Mb/s〕データバス50と、受信側２〔Mb/s〕データバ
ス60とをそれぞれ介するとともに、チャンネルコントロ
ール信号バス70を介して共通制御部20に接続されてい
る。Each of the channel sections 10 1 , 10 2 ,..., 10 30 is connected to the transmission side 2 [Mb / s] data bus 50 and the reception side 2 [Mb / s] data bus 60, respectively. The common control unit 20 is connected via a signal bus 70.
このように構成された実施例の作用を説明する。 The operation of the embodiment configured as described above will be described.
共通制御部20からチャンネルコントロール信号バス70
を介して送出されたタイムスロット番号は、レジスタ50
1,502,……,5030にそれぞれ記憶される。レジスタ501,5
02,……,5030に記憶されたタイムスロット番号は、それ
ぞれタイミング発生回路401,402,……,4030に与えられ
ると、タイミング発生回路401,402,……,4030からはこ
の記憶値の示すタイムスロットのタイミングでパルスが
発生する。これらパルスは、音声変換回路301,302,…
…,3030にそれぞれ与えられ、音声信号と該当するタイ
ムスロットのデータとの間で変換が行われる。Channel control signal bus 70 from common control unit 20
The time slot number sent via
1 , 50 2 ,..., 50 30 are stored. Register 50 1 , 5
The time slot numbers stored in 0 2 ,..., 50 30 are given to the timing generation circuits 40 1 , 40 2 ,..., 40 30 respectively , and the timing generation circuits 40 1 , 40 2 ,. From 30 a pulse is generated at the timing of the time slot indicated by this stored value. These pulses are output from the voice conversion circuits 30 1 , 30 2 ,.
,..., 30 and 30 are converted between the audio signal and the data of the corresponding time slot.
なお、上述した実施例は30チャンネル分を多重化する
ものであるが、多重化する数は多重化可能ならこれに限
定されない。In the above-described embodiment, 30 channels are multiplexed, but the number of multiplexing is not limited to this as long as multiplexing is possible.
以上説明したように本発明は、タイムスロットをレジ
スタに記憶させておき、これに基づいたタイミングでパ
ルスを発生し、これにより音声信号等をパルス符号変調
信号として多重化しているので、各チャンネル部に対応
するタイムスロットを自由に設定できるという効果があ
る。As described above, in the present invention, a time slot is stored in a register, and a pulse is generated at a timing based on the time slot, thereby multiplexing an audio signal or the like as a pulse code modulation signal. There is an effect that the time slot corresponding to (1) can be set freely.
第１図は本発明の実施例を示すブロック図、第２図は従
来装置を示すブロック図である。 101,102,……,1030……チャンネル部、 20……共通制御部、 301,302,……,3030……音声変換回路、 401,402,……,4030……タイミング発生回路、 501,502,……,5030……レジスタ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional apparatus. 10 1 , 10 2 ,…, 10 30 … Channel section, 20… Common control section, 30 1 , 30 2 ,…, 30 30 … Voice conversion circuit, 40 1 , 40 2 ,…, 40 30 Timing generator circuit, 50 1 , 50 2 ,…, 50 30 … Register.
Claims (1)
部を複数設け、これらチャンネル部を共通制御部で共通
制御してパルス符号変調信号を多重化する多重変換装置
において、 前記各チャンネル部は、前記共通制御部から送出された
タイムスロット番号を記憶するレジスタと、 前記レジスタの記憶値が示すタイムスロットのタイミン
グでパルスを前記チャンネル部のそれぞれに対応させて
発生する複数のタイミング発生回路と、 音声信号をパルス符号変調化し、前記複数のタイミング
発生回路から前記レジスタに記憶させたタイミングで発
生されるパルスに同期して該当するタイムスロットに乗
せるとともに、受信側のパルス符号変調信号に該当する
タイムスロットのデータを音声信号に変換する音声変換
回路 とを含んでなることを特徴とする多重変換装置。1. A multiplex conversion apparatus for multiplexing a pulse code modulation signal by providing a plurality of channel sections for pulse code modulation of an audio signal and controlling these channel sections in common by a common control section. A register for storing a time slot number sent from the common control unit; a plurality of timing generating circuits for generating pulses corresponding to the respective channel units at timing of the time slot indicated by the stored value of the register; Is pulse-code-modulated, and put on a corresponding time slot in synchronization with a pulse generated at the timing stored in the register from the plurality of timing generation circuits. And a voice conversion circuit for converting data into a voice signal. Multiplex converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136109A JP2985181B2 (en) | 1989-05-31 | 1989-05-31 | Multiplex converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136109A JP2985181B2 (en) | 1989-05-31 | 1989-05-31 | Multiplex converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033500A JPH033500A (en) | 1991-01-09 |
| JP2985181B2 true JP2985181B2 (en) | 1999-11-29 |
Family
ID=15167503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1136109A Expired - Lifetime JP2985181B2 (en) | 1989-05-31 | 1989-05-31 | Multiplex converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985181B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348159B1 (en) * | 1999-09-22 | 2002-08-09 | 주식회사 엔비켐 | A method of manufacturing egg shell type media for biological wastewater treatment and offensive odor removal |
| WO2010058730A1 (en) | 2008-11-19 | 2010-05-27 | ポーラ化成工業株式会社 | Anti-wrinkle agents |
-
1989
- 1989-05-31 JP JP1136109A patent/JP2985181B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033500A (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377860A (en) | Bandwidth reduction method and structure for combining voice and data in a PCM channel | |
| CA2024809A1 (en) | Digital signal multiplexing apparatus and demultiplexing apparatus | |
| JP2985181B2 (en) | Multiplex converter | |
| NO166209C (en) | CIRCUIT DEVICE FOR A DIGITAL SIGNAL CHANNEL DISTRIBUTOR | |
| KR970022794A (en) | Method and apparatus for reducing data delay in a multi-channel shared circuit data processing system | |
| KR960027364A (en) | Digital Audio Signal Mixing Circuit | |
| US5099234A (en) | Switching matrix network for digital audio signals | |
| US7062336B1 (en) | Time-division method for playing multi-channel voice signals | |
| JPS6320931A (en) | Data transmission equipment | |
| EP0393514B1 (en) | Channel access system | |
| JP2518322B2 (en) | Digital subscriber line carrier system | |
| JP2917297B2 (en) | Multi-frame synchronization circuit | |
| KR20000039227A (en) | Apparatus for varying transmission speed of communication signal | |
| JPH0677920A (en) | Pcm codec | |
| SU625311A1 (en) | Binary information transmitter-receiver | |
| JP2887963B2 (en) | Digital wireless transmission system | |
| JPH02291734A (en) | Signal multiplexing system | |
| CA2001781A1 (en) | Drop/insert multiplexer for data channel access units | |
| KR0135228B1 (en) | Voice signal processing circuit | |
| SU572938A1 (en) | Time-dividing channeling apparatus | |
| KR100209556B1 (en) | Extension apparatus for voice channel in keyphone | |
| JPS61113444U (en) | ||
| JPH0834642B2 (en) | Communication system between digital exchanges | |
| JPS61146055A (en) | Electronic exchange | |
| JPH0756962B2 (en) | Data communication system |