CS231703B1 - Zapojení pro uvolňování průchodu logických signálů - Google Patents

Zapojení pro uvolňování průchodu logických signálů Download PDF

Info

Publication number
CS231703B1
CS231703B1 CS764377A CS437776A CS231703B1 CS 231703 B1 CS231703 B1 CS 231703B1 CS 764377 A CS764377 A CS 764377A CS 437776 A CS437776 A CS 437776A CS 231703 B1 CS231703 B1 CS 231703B1
Authority
CS
Czechoslovakia
Prior art keywords
input
gate
output
signal
logic
Prior art date
Application number
CS764377A
Other languages
English (en)
Other versions
CS437776A1 (en
Inventor
Karel Bocek
Original Assignee
Karel Bocek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karel Bocek filed Critical Karel Bocek
Priority to CS764377A priority Critical patent/CS231703B1/cs
Publication of CS437776A1 publication Critical patent/CS437776A1/cs
Publication of CS231703B1 publication Critical patent/CS231703B1/cs

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Zapojeni se skládá nejméně ze dvou signálních vedení, kde první vstup prvního signálního vedení je spojen se vstupem prvního hradla, výstup prvního hradla je spojen s prvním výstupem prvního signálního vedení, a řídicí vstup prvního hradla je spojen s výstupem druhého hradla. Výstup prvního hradla je déle spojen s řídicím vstupem druhého hradla. Předností zapojeni je vzájemná vazba a podmíněnost průchodu logických signálů v soustavě spřažených signálních vedení. Uplatnění - ve speciálních případech řešení logických automatů s kombinovanou funkcí.

Description

Vynález se týká zapojení logické sítě pro uvolňování průchodu logických signálů v elektronických, proudových nebo jiných soustavách, zejména v oblasti přímého řízeňí výrobních procesů popřípadě výrobních zařízení.
Jsou známá zapojení pro uvolňování průchodu signálů podle zcela jednoduchých závislostí, například s předem stanoveným pořadím přednosti průchodu, v pořadí postupném v pořadí podle Sasu a podobně.
Nevýhodou těchto zapojení je skutečnost, že řeší pouze zcela jednoduché závislosti, například pořadí, časový odstup vzniku vstupních signálů a podobně.
Tyto nevýhody odstraňuje zapojení podle vynálezu, složené nejméně ze dvou signálních vedení, jehož podstata spočívá v tom, že první vstup prvního signálního vedení je spojen se vstupem prvního hradla, kde výstup prvního hradla je spojen s prvním výstupem prvního signálního vedení, a řídicí vstup prvního hradla je spojen s výstupem druhého hradla.
Výstup prvního hradla je dále spolen s řídicím vstupem druhého hradla. Jako hradlo se uvažuje libovolný kombinační logický obvod se vstupem, s výstupem, s řídicím vstupem, kde průchod signálu ze vstupu na výstup se uvolňuje popřípadě uzavírá působením signálu stanovené logické úrovně na řídicím vstupu. Jako hradlo může pracovat například kombinační logický obvod s funkcí logické konjunkce, vztaženo na vstup a na řídicí vstup.
Řídicí vstup je dále dvojnásobný popřípadě vícenásobný, a skládá se například z prvního řídicího vstupu, z druhého řídicího vstupu. Průchod signálu ze vstupu na výstup se uvolňuje popřípadě uzavírá stanovenou logickou kombinací signálů na řídicích vstupech.
Předností zapojení podle vynálezu je vzájemná vazba a podmíněnost průchodu logických signálů v soustavě spřažených signálních vedení.
Zapojení podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde ná obr. 1 je znázorněno principiální zapojení, a na obr. 2 další propojeni signálních vedení.
Na obr. 1 je znázorněno první signální vedení, které se skládá z prvního vstupu Sj, propojeného s prvním výstupem X, zapojení přes první hradlo tak, že tento vstup Sj je spojen se vstupem h1 tohoto hradla H,, jehož výstup <H,> je spojen s prvním výstupem X1 zapojení, druhé signální vedení se skládá z druhého vstupu Sg, propojeného s druhým stupem' Xg zapojení přes druhé hradlo Hg tak, že tento vstup Sg je spojen se vstupem hg tohoto hradla Hg, jehož výstup<Hg> je spojen s druhým výstupem Xg zapojení, třetí signální vedení se skládá z třetího vstupu S^, propojeného s třetím výstupem X^ zapojení přes třetí hradlo tak, že tento vstup Sj je spojen se vstupem h^ tohoto hradla Hj, jehož výstup <H^> je spojen s třetím výstupem Xj zapojení, atd., další signální vedení se skládá z dalšího vstupu SN, propojeného s dalším výstupem XN zapojení přes další hradlo Hjj tak, že tento vstup je spojen se vstupem hN tohoto hradla H^, jehož výstup <Nji> jě~spojen s dalším výstupem XN zapojení.
Propojení těchto signálních vedení je takové, že výstup <Hg> druhého hradla Hg je dále spojen s řídicím vstupem H, prvního hradla H1, výstup <H^> třetího hradla je dále spojen s řídicím vstupem Hg druhého hradla Hg, atd., výstup<H^> dalšího hradla H^ je spojen s řídicím vstupem předchozího hradla.
Na obr. 2 je propojení signálních vedení takové, že výstup<H,> prvního hradla H, je
i 703
Funkce zapojeni y příkladném provedeni podle obr. i je taková, že jedničkový logický vstupní signál, který přišel na první vstup Sj a který přechází na vstup h| prvního hradla Η,, přechází při působení nulového logického signálu na řídicím vstupuT, na výstup <H,> tohoto hradla Hj a dále na první výstup X1 zapojení.
Při následném příchodu jedničkového logického vstupního signélu na druhý vstup Sg, který přechází dále na vstup hg druhého hradla Hg, a při působení nulového logického signálu na řídicím vstupu Hg, vzniká na výstupu<Hg> tohoto hradla Hg jedničkový logický sigηήΐ, který přechází na řídicí vstup H1 prvního hradla a uzavírá jeho průchod. Signál na na výstupu<H|> prvního hradla H, a ňa prvním výstupu Xj zapojení zaniká.
Při dalším příchodu jedničkového logického vstupního signélu na třetí vstup Sj, který přechází dále na vstup hj třetího hradla H^, a při působení nulového logického signálu na řídicím vstupu H^, vzniká na výstupu<H-^> tohoto hradla jedničkový logický signál, který přechází na řídicí vstup Hg druhého hradla a uzavírá jeho průchod.
Signál na výstupu <Hg> druhého hradla Hg a na druhém výstupu Xg zapojení zaniká. Výsledkem je vznik nulového logického signálu na řídicím vstupu H{ prvního hradla a opětovné uvolnění průchodu jedničkového logického vstupního signélu ž~prvního vstupu St na první výstup Xj. zapojení.
Souhrnně jedničkový logický vstupní signál na vstupu S^ s pořadovým číslem i, který mé uvolněný průchod na výstup X^ zapojení s pořadovým číslem i, uzavírá průchod pro jedničkový logický vstupní signál na vstupu Sí_1 s pořadovým číslem i-l.
Jedničkový logický vstupní signál na vstupu S^g s pořadovým číslem i-2 má průchod na výstup íi=2 zapojení uvolněn. Pořadové číslo i představuje libovolné přirozené číslo 1, 2, 3, .TT/N.
Při odlišné logické skladbě a funkci použitých hradel s uvolňováním průchodu vždy jedničkovým logickým signálem na řídicím vstupu hradla způsobuje jedničkový logický vstupní signál na vstupu S^, který má uvolněný průchod na výstup X^ zapojení, otevření průchodu pro jedničkový logický vstupní signál na vstupu .
Jedničkový logický vstupní signál na vstupu má pak uvolněný průchod na výstup ^i-2 zaP°3en^ při průchodu signálu na výstup <Η^_(> hradla H^_] s pořadovým číslem i-l.
V krajním případě jedničkový logický vstupní signál na prvním vstupu Sj má uvolněný průchod na první výstup X, zapojeni až při průchodu jedničkových logických~vstupních signálů na všechny ostatní výstupy, tj. výstupy Xg, X^, ..., X^.
Jedničkový logický vstupní signál na řídicím vstupu Hjj hradla uvolňuje průchod pro jedničkový logický vstupní signál ze vstupu Sjj na výstup X^ zapojení. Při nulovém logickém vstupním signálu na tomto řídicím vstupu Hjj šě průchod všech signálních vedení uzavírá.
Funkce zapojení v příkladném provedení podle obr. 2 je taková, že jedničkový logický vstupní signál, který přišel na druhý vstup So a který přechází na vstup ho druhého hradla -X —ά 1
Hg, přechází při působení nulového logického signálu na prvním řídicím vstupu Hg a působení nulového logického signálu na druhém řídicím vstupu ^Hg na výstup <Hg> tohoto hradla Hg a déle na druhý výstup Xg zapojení.
p
Signál na výstupu <Hg> tohoto hradla Hg přechází dále na druhý řídicí vstup H1 prvního hradla H, a uzavírá jeho průchod pro následný jedničkový logický vstupní signál na na prvním vstupu Sj, a přechází dále na první řídicí vstup 'h^ třetího hradla H^ a uzavírá jeho průchod pro následný jedničkový logický vstupní signál na třetím vstupu S^.
Výsledkem je trvání otevřeného průchodu jedničkového logického vstupního signálu ns druhém vstupu Sg na druhý výstup Xg zapojení i při následném vzniku jedničkového vstupního signálu na prvním vstupu S, popřípadě na třetím vstupu S^, při «•«časném uzavírání průchodu tohoto jedničkového vstupního signálu na prvním vstupu S1, popřípadě jedničkového vstupního signálu na třetím vstupu S^.
Souhrnně jedničkový logický vstupní signál na vstupu s pořadovým číslem i, který má uvolněný průchod na výstup zepojení s pořadovým číslem i, uzavírá průchod pro jedničkový logický vstupní signál na vstupu SÍ_1 s pořadovým číslem i-1, a zároveň uzavírá průchod pro jedničkový logický vstupní signál na vstupu s pořadovým čilém i+1.
Jedničkový logický vstupní signál na vstupu Si_g s pořadovým číslem i-2 má průchod na výstup zapojení uvolněn, jedničkový logický vstupní signál na vstupu S1+2 s pořadovým číslem i+2 má průchod na výstup X^+] zapojení uvolněn. Pořadové číslo i představuje libovolné přirozené číslo 1, 2, 3, ..., Ň.
Při odliěné logické skladbě a funkci použitých hradel s uvolňováním průchodu vždy jedničkovým logickým signálem na prvním řídicím vstupu hradla a nulovým logickým signálem na druhém řídicím vstupu hradla přechází jedničkový logický vstupní signál na prvním vstupu S, na první výstup X, zapojení při působení jedničkového logického signálu na prvním řídicím vstupu ,H1 prvního hradla Hp a zároveň uvolňuje průchod z druhého vstupu Sg na druhý výstup JL, aapojení.
Výsledkem je uvolňování průchodu signálů v postupném pořadí. Jedničkový logický signál na vstupu přechází na výstup X^ zapojení až při postupném průchodu těchto signálů na všechny výstupy zapojení s nižším indexem pořadí.
Přerušením jedničkového logického signálu na řídicím vstupu 1H, prvního hradla, popřípadě přerušením jedničkového logického signálu na prvním vstupu' Sj se průchod všech signálních vedení uzavírá.
Další použití zapojení podle vynálezu záleží v tom, že vstupy Sp £4,, ..., Sj, zapojení mohou být vícenásobné a mohou být složeny vždy z několika elementárních vstupů. Jedné se pak o uvolňování průchodu skupin vstupních signálů z vícenásobného vstupu zapojení vždy na příslušný vícenásobný výstup zapojení se shodným indexem pořadí.
Zapojení podle vynálezu se uplatňuje ve speciálních případech řešení logických automatů s kombinovanou funkcí, například v oboru řídicích systémů s pevnou logikou.

Claims (2)

  1. PŘEDMĚT VYNÁLEZU
    !. Zapojení pro uvolňování průchodu logických signálů složená nejméně ze dvou signálních vedení vyznačené tím, že první vstup (S1) prvního signálního vedení je spojen se vstupem (hj ) prvního hradla (H, ), kde výstup (<Hj>) prvního hradla (H,) je spojen s prvním výstupem (X1) prvního signálního vedení, a řídicí vstup (Hp prvního hradla (H1) je spojen s výstupem (<Hg>) druhého hradla (Hg). 2
  2. 2. Zapojení podle bodu 1, vyznačené tim, že výstup (<Η^>) prvního hradla (H() je déle spojen s řídicím vstupem (1Hg) druhého hradla (Hg).
CS764377A 1976-07-02 1976-07-02 Zapojení pro uvolňování průchodu logických signálů CS231703B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS764377A CS231703B1 (cs) 1976-07-02 1976-07-02 Zapojení pro uvolňování průchodu logických signálů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS764377A CS231703B1 (cs) 1976-07-02 1976-07-02 Zapojení pro uvolňování průchodu logických signálů

Publications (2)

Publication Number Publication Date
CS437776A1 CS437776A1 (en) 1984-05-14
CS231703B1 true CS231703B1 (cs) 1984-12-14

Family

ID=5386368

Family Applications (1)

Application Number Title Priority Date Filing Date
CS764377A CS231703B1 (cs) 1976-07-02 1976-07-02 Zapojení pro uvolňování průchodu logických signálů

Country Status (1)

Country Link
CS (1) CS231703B1 (cs)

Also Published As

Publication number Publication date
CS437776A1 (en) 1984-05-14

Similar Documents

Publication Publication Date Title
KR920004936A (ko) 프로그래머블 로직소자의 입력/출력 마크로셀
EP0461798A3 (en) Configurable interconnect structure
EP0721256A3 (en) Interconnect architecture for field programmable gate array
CS231703B1 (cs) Zapojení pro uvolňování průchodu logických signálů
GB1173796A (en) A Circuit Arrangement for Determining an Optimum Path
JPH10285004A (ja) 狭撃型同期式遅延回路
SU995399A1 (ru) Резервированный генератор импульсов
Crane The neuristor
SU387339A1 (ru) t, ВСЕСОЮЗНАЯ
RU96117997A (ru) Детонационный элемент и
SU869067A2 (ru) Устройство пересчета на три
SU1499342A1 (ru) Многоканальное устройство дл подключени абонентов к общим магистрал м
KR950013707B1 (ko) 펄스폭 신장회로
SU741461A1 (ru) Синхронизатор импульсов
RU1772887C (ru) Триггер
JPH0222577A (ja) 波形生成回路
SU1169155A1 (ru) Устройство дл формировани импульсов разностной частоты
US3337752A (en) Neuristor controlled gate employing trigger-coupled junctions
SU1415433A1 (ru) Формирователь импульсов по фронтам входного сигнала
SU1345341A1 (ru) Пересчетное устройство
SU1406780A1 (ru) N-канальное устройство дл мажоритарного выбора асинхронных сигналов
Brej Counterflow Networks
SU622210A1 (ru) Устройство дл мажоритарного выбора сигналов
SU422101A1 (ru) Электронный искатель-разъединитель
CS201086B1 (cs) Zapojení pro záznam a zamezení časového překrytí signálů