CS230762B1 - Zapojení pro usnadněni příznakové analýzy číslicových obvodů - Google Patents

Zapojení pro usnadněni příznakové analýzy číslicových obvodů Download PDF

Info

Publication number
CS230762B1
CS230762B1 CS825257A CS525782A CS230762B1 CS 230762 B1 CS230762 B1 CS 230762B1 CS 825257 A CS825257 A CS 825257A CS 525782 A CS525782 A CS 525782A CS 230762 B1 CS230762 B1 CS 230762B1
Authority
CS
Czechoslovakia
Prior art keywords
flag
input
block
analyzer
output
Prior art date
Application number
CS825257A
Other languages
English (en)
Other versions
CS525782A1 (en
Inventor
Karel Uhlir
Rene Kolliner
Richard Kubat
Petr Micek
Jiri Seimecky
Jan Houdek
Original Assignee
Karel Uhlir
Rene Kolliner
Richard Kubat
Petr Micek
Jiri Seimecky
Jan Houdek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karel Uhlir, Rene Kolliner, Richard Kubat, Petr Micek, Jiri Seimecky, Jan Houdek filed Critical Karel Uhlir
Priority to CS825257A priority Critical patent/CS230762B1/cs
Publication of CS525782A1 publication Critical patent/CS525782A1/cs
Publication of CS230762B1 publication Critical patent/CS230762B1/cs

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Vynález se týká číslicové elektroniky a řeší testování funkce číslicových zařízení pomocí příznakové analýzy. Podstatou vynálezu je připojení čtyř přídavných bloků k příznakovému analyzátoru. Přídavné bloky při vhodném využití poskytují rychlejší a přesnější analýzu testovaného zařízeni a umožňují některé funkce (měření délky intervalu) navíc. Vynález se dá využít při testování číslicových zařízení ve výrobě nebo servisu, dále se dá využít v automatických testovacích zařízeních.

Description

(54)
Zapojení pro usnadněni příznakové analýzy číslicových obvodů
Vynález se týká číslicové elektroniky a řeší testování funkce číslicových zařízení pomocí příznakové analýzy. Podstatou vynálezu je připojení čtyř přídavných bloků k příznakovému analyzátoru. Přídavné bloky při vhodném využití poskytují rychlejší a přesnější analýzu testovaného zařízeni a umožňují některé funkce (měření délky intervalu) navíc. Vynález se dá využít při testování číslicových zařízení ve výrobě nebo servisu, dále se dá využít v automatických testovacích zařízeních.
(51) Int. Cl? G 06 F 11/32
230 762
230 702
Vynález se týká zapojení, pro usnadnění příznakové analýzy číslicových obvodů·
Příznaková analýza je metoda testování číslicových obvodů, založená na kompresi dat pomocí generátoru pseudonáhodných binárních sekvencí· Přitom musí být zajištěny opakovatelné podmínky testu (vybuzení testovaných obvodů, odvození synchronizačních signálů HODINY, START, STOP). Metoda je velmi účinná· Lze odvodit, že pravděpodobnost výskytu nedetekované poruchy je řádu 0,002 %· Rovněž investiční náklady na zavedení metody jsou ve srovnání s alternativními postupy nevelké· Navíc lze metodu využít i v automatických testerech desek s číslicovými součástkami· Používané příznakové analyzátory mají však některé nevýhody, které znesnadňují analýzu určitých typů obvodů· Například nelze analyzovat asynchronní obvody jako monostabilní multivibrátory, pak nelze zachytit a zobrazit jiný, tak zvaný chybový*, příznak, jestliže se objeví v sekvenci správných příznaků· Tento chybový příznak nemusí nutně svědčit o chybě v testovaném obvodu, může jít o repradukovatelný průběh signálu s diagnostickým významem· Dále nelze jednoduše ověřovat jednoduché obvody, jako invertory, hradla, bez dokumentace, a konečně nelze podmínit spuštění měřicího intervalu dalším logickým signálem, což je na překážku například při testováni paměti·
Tyto nevýhody odstraňuje zapojení pro usnadnění příznakové analýzy číslicových obvodů podle vynálezu. Podstatou zapojení je, že výstup datové sondy příznakového analyzátoru je zapojen do vstupu bloku funkce inverse· Prvý výstup bloku funkce inverse je zapojen do prvního vstupu bloku řídicích obvodů příznakového analyzátoru, zatímco druhý výstup bloku funkce inverse je zapojen do vstupu bloku generátoru pseudonáhodných binárních sekvencí příznakového analyzátoru· Blok funkce uvol2
230 762 nění startu je zapojen svým výstupem do druhého vstupu bloku řídicích obvodů příznakového analyzátoru· Blok funkce zastavení na odlišném příznaku má dva vstupy a jeden výstup. První vstup je připojen na výstup bloku porovnávacích obvodů příznakového analyzátoru, druhý vstup je spojen s prvním výstupem bloku volby režimu příznakového analyzátoru, zatímco výstup je zapojen do bloku řídicích obvodů příznakového analyzátoru· Blok funkce měření intervalu je svým vstupem zapojen do bloku volby režimu příznakového analyzátoru, zatímco výstupem do bloku řídicích obvodů příznakového analyzátoru·
Připojením těchto ě&yř bloků se značně rozšíří funkční možnosti příznakového analyzátoru, takže je možno provést logickou inversi vstupních dat, podmínit start signálem uvolnění, zastavit analýzu při výskytu příznaku odlišného od předchozího a konečně měřit délku intervalu·
Na připojeném výkresu na obrázku je blokově znázorněno zapojení podle vynálezu·
Výstup PÍ datové sondy PS příznakového analyzátoru PA je zapojen do vstupu II bloku IN funkce inverse· První výstup 12 bloku IN funkce inverse je zapojen do prvního vstupu P2 řídicích obvodů RO příznakového analyzátoru PA. Druhý výstup 13 bloku IN funkce inverse je zapojen do vstupu P9 bloku GS generátoru pseudonáhodných binárních sekvencí příznakového analyzátoru PA. Blok E funkce uvolnění startu je svým výstupem El zapojen do druhého vstupu P3 řídicích obvodů RO příznakového analyzátoru PA a dále blok C funkce zastavení na odlišném příznaku je svým výstupem Cl zapojen do třetího vstupu P4 řídicích obvodů RO příznakového analyzátoru PA· První vstup C2 bloku C funkce zastavení na odlišném příznaku je spojen s výstupem P6 bloku PO porovnávacích obvodů příznakového analyzátoru PA. Druhý vstup C3 bloku C funkce zastavení na odlišném příznaku je spojen s výstupem P7 bloku BY volby režimu příznakového analyzátoru PA. Výstup P8 bloku BV volby režimů příznakového analyzátoru PA je zapojen do vstupu TI bloku 1T funkce měření intervalu, jehož výstup T2 je zapojen do čtvrtého vstupu P5 bloku RO řídicích obvodů příznakového analyzátoru PA.
230 762
Funkce zapojení je následující: zvolením režimu inverse v bloku IN funkce inverse se do řídicích obvodů RO a bloku GS generátoru pseudonáhodnýeh binárních sekvencí příznakového analyzátoru PA vyšle signál, ktorý až do zrušení volby způsobí logickou inversi dat zpracovávaných příznakovým analyzátorem PA. Při testování jednoduchých číslicových obvodů jako jsou inver„ tory nebo hradla pak lze ověřovat správnost jejich funkce i při neúplné dokumentaci příznaků, neboť například u správně fungu> jícího invertoru se získává identický příznak na vstupu (bez inverse) jako na vstupu (s inversi)· Po zapojení vnějšího uvolňovacího signálu do bloku £ funkce uvolnění startu dojde v bloku RO řídicích obvodů příznakového analyzátoru PA ke spuštění měřicího intervalu pouze za předpokladu, že uvolňovací signál bude mít určenou logickou úroveň (například H)· Tuto funkci lze 8 výhodou použít například při ověřování funkce paměťových obvodů vo volném běhu, kdy se jako uvolňovací signál využije signál na vývodu uvolnění čipu zkoušeného paměťového obvodu· Potom dojde ke spuštění měřicího intervalu pouze v případě, kdy je zkoušený čip skutečně adresován a na datové sběrnicí se objevují data příslušná pouze tomuto čipu. Po aktivaci bloku C funkce zastavení na odlišném příznaku přejde příznakový analyzátor PA do takového režimu, že analýza probíhá periodicky tak dlouho, dokud se následující příznak vždy shoduje s předchozím. V případě výskytu odlišného příznaku v sekvenci se analýza zastaví a zobrazí sp odlišný příznak· Této funkce lze s výhodou využít například při testovápí mikroprocesorových systémů, v nichž cyklicky probíhá diagnostický program s možností větvení· Po aktivaci bloku IT funkce měření intervalu se místo signálů ohraničujících měřicí interval zavedou signály datové sondy PS příznakového analyzátoru PA a do datového vstupu bloku GS generátoru pseudonáhodnýeh binárních sekvencí se prostřednictvím bloku RO řídicích obvodů příznakového analyzátoru PA vnitřně zavede trvalá úroveň, jaká odpovídá úrovni H na vstupu datové sondy PS příznakového analyzátoru PA. Tím dojde ke snímání charakteristických příznaků, jejichž hodnota závisí pouze na počtu aktivních změn hodinového signálu příznakového analyzátoru JA mezi aktivními změnami signálu datové sondy PS příznakového analyzátoru PA· Přitom zůstává zachována možnost
- 4 230 702 volby aktivních hran u všech řídicích signálů (START, STOP, HODINY) příznakového analyzátoru PA· Zachována zůstává i možnost volby zvláštních režimů činnosti příznakového analyzátoru PA, včetně například režimu zastavení na odlišném příznaku· Funkci měření intervalu lze využít bud ve spojení s překládači tabulkou k měření délky intervalu, nebo nepřímo tak, že způsob nastavení bude specifikován v testovacím předpisu spolu s výsledky naměřenými na správně fungujícím vzorku testovaného zařízení*
Další výhodou zapojení podle vynálezu je, že může sloužit jako součást automatických testerů desek plošných spojů osazených součástkami, kde může významně zjednodušit technické i programové vybavení á zvýšit produktivitu·

Claims (1)

  1. PŘEDMĚT VYNÁLEZU
    230 782
    Zapojeni pro usnadnění příznakové analýzy číslicových obvodů vyznačené tím, že výstup (PÍ) datové sondy (DS) příznakového analyzátoru (PA) je zapojen do vstupu (II) bloku (IN) funkce inverse, přičemž první výstup (12) bloku (IN) funkce inverse je zapojen do prvního vstupu (Ρ2Ϊ řídicích obvo♦ dů (RO) příznakového analyzátoru (PA) a dál© druhý výstup (13) bloku (IN) funkce inverse je zapojen do vstupu (P9) bloku (GS) ’ generátoru pseudonáhodných binárních sekvencí příznakového analyzátoru (PA), zatímco blok (E) funkce uvolnění startu je svým výstupem (El) zapojen do druhého vstupu (P3) řídicích obvodů (RO) příznakového analyzátoru (PA) a dále blok (C) funkce zastavení na odlišném příznaku je svým výstupem (Cl) zapojen do třetího vstupu (P4) řídicích obvodů (RO) příznakového analyzátoru (PA), přičemž první vstup (C2) bloku (C) funkce zastavení na odlišném příznaku je spojen s výstupem (P6) bloku (PO) porovnávacích obvodů příznakového analyzátoru (PA), zatímco druhý vstup (C3) bloku (C) funkce zastavení na odlišném příznaku je spojen s prvním výstupem (P7Í bloku (BV) volby režimu příznakového analyzátoru (PA), přičemž výstup (P8) bloku (BV) volby režimu příznakového analyzátoru (PA) je zapojen do vstupu (II) bloku (IT) funkce měření intervalu, jehož výstup (T2) j® zapojen do čtvrtého vstupu (P5) bloku (RO) řídicích obvodů příznakového analyzátoru (PA)
CS825257A 1982-07-09 1982-07-09 Zapojení pro usnadněni příznakové analýzy číslicových obvodů CS230762B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS825257A CS230762B1 (cs) 1982-07-09 1982-07-09 Zapojení pro usnadněni příznakové analýzy číslicových obvodů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS825257A CS230762B1 (cs) 1982-07-09 1982-07-09 Zapojení pro usnadněni příznakové analýzy číslicových obvodů

Publications (2)

Publication Number Publication Date
CS525782A1 CS525782A1 (en) 1984-01-16
CS230762B1 true CS230762B1 (cs) 1984-08-13

Family

ID=5397118

Family Applications (1)

Application Number Title Priority Date Filing Date
CS825257A CS230762B1 (cs) 1982-07-09 1982-07-09 Zapojení pro usnadněni příznakové analýzy číslicových obvodů

Country Status (1)

Country Link
CS (1) CS230762B1 (cs)

Also Published As

Publication number Publication date
CS525782A1 (en) 1984-01-16

Similar Documents

Publication Publication Date Title
US7296201B2 (en) Method to locate logic errors and defects in digital circuits
US7596734B2 (en) On-Chip AC self-test controller
JPS60142532A (ja) 故障セルの電気的診断方法
US20080313499A1 (en) Debug circuit
CS230762B1 (cs) Zapojení pro usnadněni příznakové analýzy číslicových obvodů
JPH0440113A (ja) フリップフロップ回路及び半導体集積回路
US10128828B2 (en) Synchronous, internal clock edge alignment for integrated circuit testing
JP3645748B2 (ja) 半田不良検査装置
KR900001312Y1 (ko) 와이어리스 기판(pwa)전용 시험 장치
KR950008421Y1 (ko) 그레이 코드를 이용한 인 서키트 테스터의 테스트 윈도우 제어회로
JPH04293165A (ja) ディレー故障シミュレーション方式
JP2595029B2 (ja) 診断容易化回路を有するlsi
SU1141414A1 (ru) Устройство дл контрол цифровых узлов
SU519713A1 (ru) Устройство дл контрол цифровых модулей и проверки качества тестов
SU809185A1 (ru) Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ
KR890007613Y1 (ko) 마이크로 처리기 내장회로 및 집적회로 장치의 검사장치
US20070198205A1 (en) Test apparatus
JPH03108676A (ja) 集積回路の遅延時間測定方法
JP3268845B2 (ja) 電子基板検査装置
SU508788A1 (ru) Устройство дл автоматического кон-трол больших интегральных схем намоп структурах
JPS6318709B2 (cs)
JPH01150868A (ja) パルス検査回路
JPS6058423B2 (ja) 配線チエツク方式
JPH02281160A (ja) 短絡検査方式
JPH05150019A (ja) Ic試験装置