CS229786B1 - Zapojení pro zápis dat do reprogramovatelné pevné paměti - Google Patents

Abstract

Vynález se týká řidiči a mikropočítačové techniky. Zapojení pracuje v režimu čtení obsahu paměti a v režimu zápisu dat. Při zápisu dat se data přiváděj! na paměťové místo v pevné paměti a současně se připojuje zápisový napětový puls z napětového bloku. Při čtení obsahu paměti se pamělový obvod uvolní a umožní přečtení dat. Vynálezu se využije u reprogramovatelných pevných pamětí v mikroprocesorové a mikropočítačové technice.

Description

Vynález se týká zapojení pro zápis dat do reprogramovatelft^·' peviv pamětí, které lze po vymazání původního obsahu naplnit jiným obaehem a používat několikanásobně· Zepbjení je určeno pro· kapacitu pamětí 1 kbytSj případně 512 byte.

Jsou známy různé druhy a typy reprogramovatelných pevných pamětí, které se od sebe liší především způsobem zápisu dat·

Proto existuje mnoho rozdílných zapojení pro zápis dat do určité paměti podle toho, jakého je typu© Jsou to jednak přídavná jednoúčelová zařízení k počítačům a jednak samostatné zařízeni, která umožňují zápis dat do reprogramovatelných pevných paměti© Přídavná jednoúčelová zařízení k počítačům jsou velmi jednoduchá, ale vytvoření obslužných programů^ případně zabudování programů do stávajících Systémových programů je u těchto zařízení poměrně náročnéo Přídavná zařízení též zatěžují strojní čas vlastního počítače, případně řídicího zařízení, ke kterému byly navrženy a obvykle není možné připojit je k jiným řídicím systémům· Jednoúčelová zařízení samostatná jsou většinou s ručzií obsluhou, která je velmi pracná a navíc zvyšuje pravděpodobnost chybné manipulace· Může dojít k zápisu nežádoucích dat, nebo i ke zničení paměťového obvodu· Jednoduchá zařízení většinou neumožňují automatickou kontrolu zapsaných dat· fy to nesřostatky odstraňuje zapojení pro zápie dat do peprogramovatelné pevné paměti podle vynálezu· Podstata vynálezu spočívá v tom, že hromadný výstup řídicího bloku je spojen s hromadným vstupem vstupního bloku· Ovládací vstup vstupního bloku je opojen e ovládacím výstupem zadávacího bloku, jehož blokovací výstup je spojen s blokovacím vstupem napěťového bloku· Silový výstup napěťového bloku je spojen se silovým výtupea výkonového bloku, jehož hromadný vstup je spojen s hromadným výstupem vstupního bloku· Skupinový adresní výstup vstupního bloku je- spojen se skupinovým adresním vstupem objímkového bloku· Hromadný vstup- výstup ob jímkového bloku je spojen s hromadným vstupem-výstupem výkone-2.229 786 vého bloku, jehož skupinovýdatový.výstupje spojence skupinovým, datovým vstupem oddělovacího bloku* Skupinový datový výstup oddělovacího bloku je spojen as skupinovým datovým vstupem řídicího bloku, jehož skupinový stavový vstup je spojen se ekupinovým stavovým výstupem stavového bloku* Stavový vstup stavového bloku je spojen se otavovým výstupem nepilového bloku, jehož skupinový, ovládací vstup ja spojen sa ekupinpvým ovládacím výstupem řídicího bloku* Silový výstup řídicího bloku je opojen se silovým vetu· pem napěťového bloku* Bremedný vstup-výetup řídicího bloku ja spo· jen o hromadným vstupem výstupem zadávacího bloku*

Výhodou zappjení podle vynálezu je, že umožňuje zápis do reprogramovatelných pevných pamětí, které mají shodnou kapacitu 1 kbyte, případně 512 byte, shodné uspořádání vstupních, výstupních, programovacích a napájecích vývodů a které mojí shodný - zá-. pisový předpis* Zapojení vykonává zápis dst přesně podle požádavků výrobce těchto reprogramovetelnýeh pamětí* Umožňuje kdykoli číst obsah kteréhokoli paměťového místa programované paměti* Umožňuje kontrolu naplnění celé paměti žádanými daty* Obsahuje části, ve kterých je záznam zápisového postupu určité paměti* Ifeežnuje kontrolu, zda paměťový obvod obsahuje před prvním programováním nebo pe vymazání původního obsahu prvotní obsah ne vžech paměťových místech* Zapojení je zabezpečeno prsti nežádoucímu zápisu nevhodnou manipulací ebMuby_/ a tím i prsti případnému znehodnocení programované paměti* · Je poměrně jednoduchá, Čímž reste spolehlivost· Obsahuje obvody, které umožňují testování osma sobe*

Eříklad zapojení podlevynálezu je v blokovém schématu znázorněn ne připojeném výkrese*

Jednotlivé Moky zapojení -je mefno charakterizovat takto* Řídicí blok £ je mikropočítač vytvořený ns základě osmibitového procesorového integrovaného obvodu a je to hlavni řídicí část zapojení* Slouží ks generování řídicích a ovládacích signálů, k distribuci dat,v zapojení á současně přiřazuje těmto datům význam a směr šířením Vstupní blok 2je vytvořen s oddělovacích obvodů a z obvodů,které směrují tokdet. Slouž^k příjmu dat určených k zápisu do r©programovatelné paměti a zajišťuje adresování této paměti. Odděluje adresní vstupy programované paměti od ostatních obvodů|a tím je chrání před účinky zápisových napětí* výkonový blok £ je vytvořen ze spínacích tranzistorů a odporů* Slouží k připojování dat určených k zápisu do pevné paměti, na programovanou paměť a zároveň odděluje ostatní obvody od zápisových na229 78fi pěťových pulsů, kteiéejsou větší, než na které jsou dimenzovány logické obvody· Objímkový blokuje vytvořen z objímek s nulovou zasouvací silouo Jsou to dva vzámemně propojené so^y různých rozměrů· Slouží k zakládání paměťových obvodů, které se mají naplnit daty· Oddělovací blok 2 je-vytvořen z tranzistorů, diod a odporů a dále z obvodů pro směrování dat· Zajišťuje čtení programované paměti, případně paměti umístěné v objímce objímkového bloku· Oddělovací blok 2 chrání ostatní obvody před účinky vyšších napěťových úrovní při zápisu dat do pevné paměti· Stavový blok 6 je vytvořen z odporů, tranzistorů a diod· Slouží k diagnostikování celého zapojení během provozu na požadavek obsluhy a při za-, pnutí zapojení automaticky· Napěťový blok 2 je vytvořen z integrovaného stabilizátoru napětí, z logických integrovaných obvodů a z diskrétních součástek jako jsou tranzistory, diody, odpory a kondenzátory. Generuje požadované zápisové pulsy o stanovené napěťové úrovni, strmosti náběhu a dohěhu pulsu vzhledem ke klidové úrovni a reguluje proudové omezení zápisového pulsu· Zadávací blok 8 je vytvořen z logických obvodů a z diskrétních součástek· Umožňuje volbu typu programované paměti pomocí tlačítek a obsahu?· je záznam správného zápisového postupu, adresní dekodéry a signalizaci volby typu paměti· Název hromadný vstup-výetup představuje obousměrné spojení určitého bloku s ostatními bloky zapojení a jde o přenos více než jednoho signálu· Signály mohou být různých charakterů,například data nebo řízení či adresovaní· Hromadný vstup a hromadný výstup představuje jednosměrné spojení blkků, po kterém se přenáší více signálů různého charakteru, například data a řízení· Skupinový vstup a skupinový výstup představuje jednosměrné spojení bloků a skutečnost že jda o víc· než jeden signál téhož charskteru,který je dálěí částí názvu, například skupinový adresní výstup· Zapojení jednotlivých bloků je provedeno takto· Hromadný výstup 10 řídicího bloku je spojen s hromedným vstupem 21 vstupního bloku 2, jehož otrládací vstup 22 je spojen s ovládacím výstupem 8g zadávacího bloku. jg· Blokovací výstup 81 zadávat» čího bloku g je spojen e blokovacím vstupem 74 napěťového bláku 2, jehož silový výstup 22 J® spojen se silovým vstupem lj výkonového bloku 2«Hromadný vstup J2 výkonového bloku 2 je spojen · hromadným výstupem 2S vstupního bloku 2, jehož skupinový adresní výstup 23 Je spojen se skupinovým, adresním vstupem 41 objímkového bloku 1·Hromadný vstup-výetup ^0 objímkového bloku £ je spojen s. hromadným vstupem-výetupem & výkonového blokvr * jehož skupinový datový výstup je epojen ae skupinovým datovým vstupem

229 786 oddělovacího bloku 2° Skupinový datový výstup 50 oddělovači ho bloku je spojen se skupinovým datovým vstupem 13 řídicího bloku 1, jehož skupinový stavový vstup 14 je spojen se skupinovým stavovým vstupem 60 Stavového bloku 6· Stavový vstup 6D stavového bloku 6 je spojen se stavovým výstupem 72 napěťového bloku 2» jehož skupinový ovládací vstup 71 je spojen se skupinovým ovládacím výstupem 12 řídicího bloku 1. Silový výstup 11 řídicího bloku 1 je spojen se silovým vstupem 70 napěťového bloku 2· Hromadný, vstup-výstup 1$ řídicího bloku 1 je spojen s hromadným vsřupemvýstupem 82 zadávacího bloku 8.

Zapojení pro zápis dat do reprogramovatelné pevné paměti pracuje ve dvou režimech·První režim je vlastní zápis dat do paměti a druhý režim je čtení obsahu paměti· V prvním režimu vysílá řídicí blok 1 data pro adresování a pro zápis ze svého hromadného výstupu 10 na hromadný vstup 21 vstupního bloku 2. Ovládací výstup 80 zadávacího bloku 8 vysílá řídicí signály na ovládací vstup 22 vstupního bloku 2· Podle stavu tohoto signálu, uvolňuje vstupní blok 2 data ze svého hromadného výstupu 20 na hromadný vstup 32 výkonového bloku 3· Adresování programované paměti se vysílá ze skupinového adresního výstupu 23 vstupního bloku 2 na skupinový adresní vstup 41 objímkového bloku Zadávací blok 8 vysílá data představující popis zápisu dat do daného typu paměti z hromadného vstupu výstupu 82 na hromadný vstup-výstup 15 řídicího bloku 1. Řídicí blok 1 přijímá potřebné informace o programované navolené paměti prostřednictvím signálů z hromadného vstupu-výetupu 15 Tyto signály přicházejí z hromadného vatupu-výstupu 82 vstupního bloku 3· Generování zápisového pulsu zajišťuje napěťový blok 2» který se ovládá kombinací dat vysílaných ze skupinového ovládací* ho výstupu 12 řídicího bloku 1 na skupinový ovládací vstup 71 napěťového bloku 2* Zápisový půle je déle podmíněn stavem signálu, vysílaného z blokovacího výstupu 81 zadávacího bloku 3 na bloko-. vací vstup 2á aepěťového bloku 2· Hlavní podmínkou generování zápisového pulsu je napěťová úroveň -so silového vřetunu 11 řídicího bloku 1 vysílaná na silový vstup 70 napěťového bloku 2· Napěťový, půle ae vysílá za silového výstupu 22 napěťového tiloku 2 na silový vstup 33 výkonového bloku 3» ² jehož,hromadného vatupu-výstupu 31 ee společně s daty vysílá na hromadný vstup-výstup ££ objíakováho bloku £· Logická úroveň signálu vysílaného za stavového výstupu J2 napěťového bloku 2 na stavový vstup 61 stavového bloku 3 udává schopnost napěťového bloku 2 generovat zápisové pulpy· Stav oalého zapojení ao charakterizuje kombinací dat vysílaných so eku229 786 plnového stavového výstupu 6<b Stavového bloku na skupinový stavový vstup l^řídicího bloku 1. Podle této kombinace testuje řídicí blok 1 zapojení a podle dat ze zadávacího bloku 8 provádí řídicí blok 1 vš^hny činnosti, jimiž se ovládá celé zapojení. Ve druhém režimu činnosti se čte obsah zvoleného typu pevné paměti. Paměí je stále v uvolněném stavu a data se vysílají z hromadného vstupu-výstupu 40 objímkového bloku 4 na hromadný vstupvýstup 31 výkonového bloku 4 ^{a z} jeho skupinového datového výstupu 30 na skupinový datový vstup 51 oddělovacího bloku 5 a z jeho skupinového datového výstupu 50 na skupinový datový vstup 13 řídicího bloku 1. V režimu čtení dat se napěťový blok 2 uvede do klidového stavu, to znamená, že se negeneruje žádný zápisový puls a čtená pevná paměí se napájí standardním napájením.

Vynálezu se využije v oblasti mikroprocesorové a mikropočítačové techniky při zápisu dat do reprogramovatelných pevných pamětí.

Claims (1)

1. Zapojení pro zápis dat do reprogramovatelné pevné paměti, vyznačující se tím, že hromadný výstup(lO) řídicího bloku (1) je spojen s hromadným vstupem (21) vstupního bloku (2), jehož ovládací vstup (22) je spojen s ovládacím výstupem (80) zadá-, vacího bloku (8), jehož blokovací výstup (81) j^ spojen s blokovacím vstupem (74) napěťového bloku (7), jehož silový vý stup (73) je spojen se silovým vstupem (33) výkonového bloku (3), jehož hromadný vstup (32) je spojen s hromadným výstu pem (20) vstupního bloku (2), jehož skupinový adresná výstup (23) je spojen se skupinovým adresním vstupem (41) objímkového bloku (4), jehož hromadný vstup-výstup (40) je spojen s hromadným vstupem-výstupem (31) výkonového bloku (3), jehož skupinový datový výstup (30) je spojen se skupinovým datovým vstupem (51) oddělovacího bloku (5), jehož skupinový datový výstup (50) je spojen se skupinovým datovým vstupem (13) řídicího bloku (1), jehož skupinový stavový vstup(14) je spojen se skupinovým výstupem (60) stavového bloku (6), jehož stavový vstup (61) je spojen se stavovým výstupem (72) napěťového bloku (7), jehož skupinový ovládací vstup (71) je spojen se skupinovým ovládacím výstupem (12) řídicího bloku (1), jehož silový výatup(ll) je spojen se silovým vstupem (70) napěťového bloku (7) á hromadný vstup-výstup (15) řídicího bloku (1) je spojen s hromadným vstupem-výstupem (82) zadávacího bloku (8).