CS229786B1

CS229786B1 - Wiring to write data to reprogrammable memory

Info

Publication number: CS229786B1
Application number: CS1014282A
Authority: CS
Inventors: Jan Bartunek; Milan Navratil; Jan Kryska
Original assignee: Jan Bartunek; Milan Navratil; Jan Kryska
Priority date: 1982-12-31
Filing date: 1982-12-31
Publication date: 1984-06-18

Abstract

Vynález se týká řidiči a mikropočítačové techniky. Zapojení pracuje v režimu čtení obsahu paměti a v režimu zápisu dat. Při zápisu dat se data přiváděj! na paměťové místo v pevné paměti a současně se připojuje zápisový napětový puls z napětového bloku. Při čtení obsahu paměti se pamělový obvod uvolní a umožní přečtení dat. Vynálezu se využije u reprogramovatelných pevných pamětí v mikroprocesorové a mikropočítačové technice.The invention relates to drivers and microcomputer technology. The circuit operates in the memory content reading mode and in the data writing mode. When writing data, data is fed to a memory location in the fixed memory and at the same time a write voltage pulse from the voltage block is connected. When reading the memory content, the memory circuit is released and allows data to be read. The invention is used in reprogrammable fixed memories in microprocessor and microcomputer technology.

Description

Vynález se týká zapojení pro zápis dat do reprogramovatelft^·' peviv pamětí, které lze po vymazání původního obsahu naplnit jiným obaehem a používat několikanásobně· Zepbjení je určeno pro· kapacitu pamětí 1 kbytSj případně 512 byte.The present invention relates to a circuit for writing data to reprogrammable storage media which, after erasing the original content, can be filled with another circuit and used several times. The buffering is for a memory capacity of 1 kbytes or 512 bytes.

Jsou známy různé druhy a typy reprogramovatelných pevných pamětí, které se od sebe liší především způsobem zápisu dat·There are different types and types of reprogrammable hard drives that differ mainly in the way they write data ·

Proto existuje mnoho rozdílných zapojení pro zápis dat do určité paměti podle toho, jakého je typu© Jsou to jednak přídavná jednoúčelová zařízení k počítačům a jednak samostatné zařízeni, která umožňují zápis dat do reprogramovatelných pevných paměti© Přídavná jednoúčelová zařízení k počítačům jsou velmi jednoduchá, ale vytvoření obslužných programů^ případně zabudování programů do stávajících Systémových programů je u těchto zařízení poměrně náročnéo Přídavná zařízení též zatěžují strojní čas vlastního počítače, případně řídicího zařízení, ke kterému byly navrženy a obvykle není možné připojit je k jiným řídicím systémům· Jednoúčelová zařízení samostatná jsou většinou s ručzií obsluhou, která je velmi pracná a navíc zvyšuje pravděpodobnost chybné manipulace· Může dojít k zápisu nežádoucích dat, nebo i ke zničení paměťového obvodu· Jednoduchá zařízení většinou neumožňují automatickou kontrolu zapsaných dat· fy to nesřostatky odstraňuje zapojení pro zápie dat do peprogramovatelné pevné paměti podle vynálezu· Podstata vynálezu spočívá v tom, že hromadný výstup řídicího bloku je spojen s hromadným vstupem vstupního bloku· Ovládací vstup vstupního bloku je opojen e ovládacím výstupem zadávacího bloku, jehož blokovací výstup je spojen s blokovacím vstupem napěťového bloku· Silový výstup napěťového bloku je spojen se silovým výtupea výkonového bloku, jehož hromadný vstup je spojen s hromadným výstupem vstupního bloku· Skupinový adresní výstup vstupního bloku je- spojen se skupinovým adresním vstupem objímkového bloku· Hromadný vstup- výstup ob jímkového bloku je spojen s hromadným vstupem-výstupem výkone-2.229 786 vého bloku, jehož skupinovýdatový.výstupje spojence skupinovým, datovým vstupem oddělovacího bloku* Skupinový datový výstup oddělovacího bloku je spojen as skupinovým datovým vstupem řídicího bloku, jehož skupinový stavový vstup je spojen se ekupinovým stavovým výstupem stavového bloku* Stavový vstup stavového bloku je spojen se otavovým výstupem nepilového bloku, jehož skupinový, ovládací vstup ja spojen sa ekupinpvým ovládacím výstupem řídicího bloku* Silový výstup řídicího bloku je opojen se silovým vetu· pem napěťového bloku* Bremedný vstup-výetup řídicího bloku ja spo· jen o hromadným vstupem výstupem zadávacího bloku*Therefore, there are many different connections for writing data to a specific memory, depending on what type of © They are both dedicated dedicated devices to computers and standalone devices that allow data to be written to reprogrammable hard drives © Additional dedicated devices to computers are very simple, but Creating utilities ^ or integrating programs into existing system programs is quite difficult for these devices Add-on devices also burden the machine time of their own computer or control device to which they were designed and usually cannot be connected to other control systems · Single-purpose devices are mostly separate with a handy operator that is very laborious and also increases the likelihood of mishandling · Unwanted data may be written or memory circuit may be destroyed · Simple the devices usually do not allow automatic control of the written data · it continuously removes the connection for data entry into the programmable hard memory according to the invention · The essence of the invention is that the mass output of the control block is connected to the mass input of the input block input block output whose blocking output is connected to the blocking input of the voltage block · The power block output of the voltage block is connected to the power output of the power block whose collective input is connected to the bulk output of the input block · · Multiple input-output of both receptacle block is connected to the mass input-output of the power-2.229,786 block whose group data output is the ally with the group data input of the isolation block * Group data output odd The status block of the control block is connected to the group data input of the control block whose group status input is connected to the group status output of the status block. The power output of the control block is connected to the power block of the voltage block * The bremed input-output of the control block is only a mass input through the output of the input block *

Výhodou zappjení podle vynálezu je, že umožňuje zápis do reprogramovatelných pevných pamětí, které mají shodnou kapacitu 1 kbyte, případně 512 byte, shodné uspořádání vstupních, výstupních, programovacích a napájecích vývodů a které mojí shodný - zá-. pisový předpis* Zapojení vykonává zápis dst přesně podle požádavků výrobce těchto reprogramovetelnýeh pamětí* Umožňuje kdykoli číst obsah kteréhokoli paměťového místa programované paměti* Umožňuje kontrolu naplnění celé paměti žádanými daty* Obsahuje části, ve kterých je záznam zápisového postupu určité paměti* Ifeežnuje kontrolu, zda paměťový obvod obsahuje před prvním programováním nebo pe vymazání původního obsahu prvotní obsah ne vžech paměťových místech* Zapojení je zabezpečeno prsti nežádoucímu zápisu nevhodnou manipulací ebMuby_/ a tím i prsti případnému znehodnocení programované paměti* · Je poměrně jednoduchá, Čímž reste spolehlivost· Obsahuje obvody, které umožňují testování osma sobe*The advantage of the circuitry according to the invention is that it allows writing to reprogrammable hard memories having the same capacity of 1 kbyte or 512 bytes, the same arrangement of input, output, programming and power outlets and which of my identical. * Enables dst writing exactly as requested by the manufacturer of these reprogrammable memories * Allows you to read the contents of any memory location of programmed memory at any time * Allows you to check that all memory is full with required data circuit contains before initial programming or for erasing original content initial content not in all memory locations * Connection is secured by finger unwanted writing by improper manipulation of ebMuba _/ and thus by fingers eventual degradation of programmed memory * · It is relatively simple, so solve reliability · Contains circuits that allow testing eight sobe *

Eříklad zapojení podlevynálezu je v blokovém schématu znázorněn ne připojeném výkrese*An example of wiring according to the invention is shown in the block diagram in the attached drawing *

Jednotlivé Moky zapojení -je mefno charakterizovat takto* Řídicí blok £ je mikropočítač vytvořený ns základě osmibitového procesorového integrovaného obvodu a je to hlavni řídicí část zapojení* Slouží ks generování řídicích a ovládacích signálů, k distribuci dat,v zapojení á současně přiřazuje těmto datům význam a směr šířením Vstupní blok 2je vytvořen s oddělovacích obvodů a z obvodů,které směrují tokdet. Slouž^k příjmu dat určených k zápisu do r©programovatelné paměti a zajišťuje adresování této paměti. Odděluje adresní vstupy programované paměti od ostatních obvodů|a tím je chrání před účinky zápisových napětí* výkonový blok £ je vytvořen ze spínacích tranzistorů a odporů* Slouží k připojování dat určených k zápisu do pevné paměti, na programovanou paměť a zároveň odděluje ostatní obvody od zápisových na229 78fi pěťových pulsů, kteiéejsou větší, než na které jsou dimenzovány logické obvody· Objímkový blokuje vytvořen z objímek s nulovou zasouvací silouo Jsou to dva vzámemně propojené so^y různých rozměrů· Slouží k zakládání paměťových obvodů, které se mají naplnit daty· Oddělovací blok 2 je-vytvořen z tranzistorů, diod a odporů a dále z obvodů pro směrování dat· Zajišťuje čtení programované paměti, případně paměti umístěné v objímce objímkového bloku· Oddělovací blok 2 chrání ostatní obvody před účinky vyšších napěťových úrovní při zápisu dat do pevné paměti· Stavový blok 6 je vytvořen z odporů, tranzistorů a diod· Slouží k diagnostikování celého zapojení během provozu na požadavek obsluhy a při za-, pnutí zapojení automaticky· Napěťový blok 2 je vytvořen z integrovaného stabilizátoru napětí, z logických integrovaných obvodů a z diskrétních součástek jako jsou tranzistory, diody, odpory a kondenzátory. Generuje požadované zápisové pulsy o stanovené napěťové úrovni, strmosti náběhu a dohěhu pulsu vzhledem ke klidové úrovni a reguluje proudové omezení zápisového pulsu· Zadávací blok 8 je vytvořen z logických obvodů a z diskrétních součástek· Umožňuje volbu typu programované paměti pomocí tlačítek a obsahu?· je záznam správného zápisového postupu, adresní dekodéry a signalizaci volby typu paměti· Název hromadný vstup-výetup představuje obousměrné spojení určitého bloku s ostatními bloky zapojení a jde o přenos více než jednoho signálu· Signály mohou být různých charakterů,například data nebo řízení či adresovaní· Hromadný vstup a hromadný výstup představuje jednosměrné spojení blkků, po kterém se přenáší více signálů různého charakteru, například data a řízení· Skupinový vstup a skupinový výstup představuje jednosměrné spojení bloků a skutečnost že jda o víc· než jeden signál téhož charskteru,který je dálěí částí názvu, například skupinový adresní výstup· Zapojení jednotlivých bloků je provedeno takto· Hromadný výstup 10 řídicího bloku je spojen s hromedným vstupem 21 vstupního bloku 2, jehož otrládací vstup 22 je spojen s ovládacím výstupem 8g zadávacího bloku. jg· Blokovací výstup 81 zadávat» čího bloku g je spojen e blokovacím vstupem 74 napěťového bláku 2, jehož silový výstup 22 J® spojen se silovým vstupem lj výkonového bloku 2«Hromadný vstup J2 výkonového bloku 2 je spojen · hromadným výstupem 2S vstupního bloku 2, jehož skupinový adresní výstup 23 Je spojen se skupinovým, adresním vstupem 41 objímkového bloku 1·Hromadný vstup-výetup ^0 objímkového bloku £ je spojen s. hromadným vstupem-výetupem & výkonového blokvr * jehož skupinový datový výstup je epojen ae skupinovým datovým vstupem* The control block £ is a microcomputer created on the basis of an 8-bit processor integrated circuit and is the main control part of the circuit. It serves to generate control and control signals, to distribute data, in the circuit and at the same time direction of propagation The input block 2 is formed with isolating circuits and from circuits that direct the token. It is used to receive data to be written to the programmable memory and to address the memory. Separates the address inputs of the programmed memory from other circuits | and thus protects them from the effects of write voltages * power block £ is made of switching transistors and resistors * Used to connect data to be written to fixed memory to programmed memory while separating other circuits from write na229 78fi surge pulses that are larger than the logic circuits are dimensioned · Socket blocks are made of sockets with zero insertion force These are two mutually interconnected s ^ ys of different dimensions · Used to create memory circuits to be filled with data · Separation block 2 is made of transistors, diodes and resistors as well as data routing circuits · Provides reading of programmed memory or memory located in the sleeve block · Separation block 2 protects other circuits against the effects of higher voltage levels when writing data to the fixed memory · Status block 6 is made up of resistors, transistors and diodes · Used to diagnose the entire wiring during operation on demand and when the wiring is turned on automatically · Voltage block 2 is made up of an integrated voltage stabilizer, logic integrated circuits and discrete components such as are transistors, diodes, resistors and capacitors. It generates the required write pulses with the specified voltage level, steepness of the pulse with respect to the idle level and regulates the write pulse current limitation. · Input block 8 is made up of logic circuits and discrete components. · Multiple input-output name represents two-way connection of a particular block to other wiring blocks and transmits more than one signal · Signals can be of various characters, such as data or control or addressing · Multiple input and group output represents a unidirectional blink connection, over which multiple signals of different character are transmitted, such as data and control · Group input and group output represent a unidirectional block connection and the fact that it is more than one signal The same block, which is further part of the name, for example group address output. The wiring of the individual blocks is performed as follows. The bulk output 10 of the control block is connected to the bulk input 21 of the input block 2. The blocking output 81 of the input block g is connected to the blocking input 74 of the voltage fullet 2, whose power output 22J is connected to the power input 1j of the power block 2. whose group address output 23 is coupled to the group address address input 41 of the sleeve block 1. The multiple input-output 40 of the sleeve block 6 is connected to the multiple input-output & power block 4 whose group data output is connected to the group data input.

229 786 oddělovacího bloku 2° Skupinový datový výstup 50 oddělovači ho bloku je spojen se skupinovým datovým vstupem 13 řídicího bloku 1, jehož skupinový stavový vstup 14 je spojen se skupinovým stavovým vstupem 60 Stavového bloku 6· Stavový vstup 6D stavového bloku 6 je spojen se stavovým výstupem 72 napěťového bloku 2» jehož skupinový ovládací vstup 71 je spojen se skupinovým ovládacím výstupem 12 řídicího bloku 1. Silový výstup 11 řídicího bloku 1 je spojen se silovým vstupem 70 napěťového bloku 2· Hromadný, vstup-výstup 1$ řídicího bloku 1 je spojen s hromadným vsřupemvýstupem 82 zadávacího bloku 8.Separation block 229 ° 78 ° The group data output 50 of the partition block is connected to the group data input 13 of control block 1, whose group status input 14 is connected to the group status input 60 of Status block 6. the output 72 of the voltage block 2, whose group control input 71 is connected to the group control output 12 of the control block 1. The power output 11 of the control block 1 is connected to the power input 70 of the voltage block 2. with bulk sumpout output 82 of input block 8.

Zapojení pro zápis dat do reprogramovatelné pevné paměti pracuje ve dvou režimech·První režim je vlastní zápis dat do paměti a druhý režim je čtení obsahu paměti· V prvním režimu vysílá řídicí blok 1 data pro adresování a pro zápis ze svého hromadného výstupu 10 na hromadný vstup 21 vstupního bloku 2. Ovládací výstup 80 zadávacího bloku 8 vysílá řídicí signály na ovládací vstup 22 vstupního bloku 2· Podle stavu tohoto signálu, uvolňuje vstupní blok 2 data ze svého hromadného výstupu 20 na hromadný vstup 32 výkonového bloku 3· Adresování programované paměti se vysílá ze skupinového adresního výstupu 23 vstupního bloku 2 na skupinový adresní vstup 41 objímkového bloku Zadávací blok 8 vysílá data představující popis zápisu dat do daného typu paměti z hromadného vstupu výstupu 82 na hromadný vstup-výstup 15 řídicího bloku 1. Řídicí blok 1 přijímá potřebné informace o programované navolené paměti prostřednictvím signálů z hromadného vstupu-výetupu 15 Tyto signály přicházejí z hromadného vatupu-výstupu 82 vstupního bloku 3· Generování zápisového pulsu zajišťuje napěťový blok 2» který se ovládá kombinací dat vysílaných ze skupinového ovládací* ho výstupu 12 řídicího bloku 1 na skupinový ovládací vstup 71 napěťového bloku 2* Zápisový půle je déle podmíněn stavem signálu, vysílaného z blokovacího výstupu 81 zadávacího bloku 3 na bloko-. vací vstup 2á aepěťového bloku 2· Hlavní podmínkou generování zápisového pulsu je napěťová úroveň -so silového vřetunu 11 řídicího bloku 1 vysílaná na silový vstup 70 napěťového bloku 2· Napěťový, půle ae vysílá za silového výstupu 22 napěťového tiloku 2 na silový vstup 33 výkonového bloku 3» ² jehož,hromadného vatupu-výstupu 31 ee společně s daty vysílá na hromadný vstup-výstup ££ objíakováho bloku £· Logická úroveň signálu vysílaného za stavového výstupu J2 napěťového bloku 2 na stavový vstup 61 stavového bloku 3 udává schopnost napěťového bloku 2 generovat zápisové pulpy· Stav oalého zapojení ao charakterizuje kombinací dat vysílaných so eku229 786 plnového stavového výstupu 6<b Stavového bloku na skupinový stavový vstup l^řídicího bloku 1. Podle této kombinace testuje řídicí blok 1 zapojení a podle dat ze zadávacího bloku 8 provádí řídicí blok 1 vš^hny činnosti, jimiž se ovládá celé zapojení. Ve druhém režimu činnosti se čte obsah zvoleného typu pevné paměti. Paměí je stále v uvolněném stavu a data se vysílají z hromadného vstupu-výstupu 40 objímkového bloku 4 na hromadný vstupvýstup 31 výkonového bloku 4 ^{a z} jeho skupinového datového výstupu 30 na skupinový datový vstup 51 oddělovacího bloku 5 a z jeho skupinového datového výstupu 50 na skupinový datový vstup 13 řídicího bloku 1. V režimu čtení dat se napěťový blok 2 uvede do klidového stavu, to znamená, že se negeneruje žádný zápisový puls a čtená pevná paměí se napájí standardním napájením.The reprogrammable hard disk data connection operates in two modes · The first mode is the actual writing of data to the memory and the second mode is the reading of the memory content · In the first mode the control block 1 sends data 21 of input block 2. The control output 80 of input block 8 sends control signals to control input 22 of input block 2. According to the state of this signal, input block 2 releases data from its mass output 20 to mass input 32 of power block 3. from group address output 23 of input block 2 to group address input 41 of sleeve block Input block 8 sends data representing a description of data writing to a given type of memory from the mass input of output 82 to the mass input-output 15 of control block 1. programmed preset memory These signals come from the multiple input-output 82 of the input block 3 · The generation of a write pulse is provided by the voltage block 2, which is controlled by combining the data transmitted from the group control output 12 of control block 1 to the group control input 71 of the voltage block 2 * The write half is further conditioned by the state of the signal transmitted from the blocking output 81 of the input block 3 to the block. The main condition for generating a write pulse is the voltage level -so of the power spindle 11 of the control block 1 transmitted to the power input 70 of the voltage block 2. 3, ² whose mass input-output 31 ee, together with the data, transmits to the mass input-output £ of the slot block ·. The logical level of the signal transmitted at the status output J2 of the voltage block 2 to the status input 61 of the status block 3 write pulses · OI is characterized by a combination of the data transmitted by eu229 786 full status output 6 <b Status block to group status input 1 ^ of control block 1. According to this combination, control block 1 tests the wiring and executes control block according to data from input block 8. 1 all the activities by which it has performed requests the whole connection. In the second mode of operation, the contents of the selected type of fixed memory are read. The memory is still in a relaxed state and data is transmitted from the multiple input-output 40 of the sleeve block 4 to the multiple input 31 of the power block 4 ^{and from} its group data output 30 to the group data input 51 of the separation block 5 and from its group data output 50 to the group data input. 13 of control block 1. In the data read mode, voltage block 2 is brought to a standby state, i.e. no write pulse is generated and the read fixed memory is supplied with standard power.

Vynálezu se využije v oblasti mikroprocesorové a mikropočítačové techniky při zápisu dat do reprogramovatelných pevných pamětí.The invention will be utilized in the field of microprocessor and microcomputer technology when writing data to reprogrammable hard drives.

Claims

A circuit for writing data to a reprogrammable non-volatile memory, characterized in that the bulk output (10) of the control block (1) is connected to the bulk input (21) of the input block (2) whose control input (22) is connected to the control output ( 80) of an input block (8), whose blocking output (81) is connected to a blocking input (74) of the voltage block (7), whose power output (73) is connected to the power input (33) of the power block (8). 3), whose collective input (32) is connected to the collective output (20) of the input block (2), whose group address output (23) is connected to the group address input (41) of the sleeve block (4), the output (40) being coupled to a mass input-output (31) of a power block (3) whose group data output (30) is coupled to a group data input (51) of a partition block (5) whose group data output (50) is connected to the group data input (13) of the control block (1), is the group status input (14) is connected to the group output (60) of the status block (6), whose status input (61) is connected to the status output (72) of the voltage block (7), whose group control input (71) is connected with a group control output (12) of the control block (1) whose power output (11) is connected to the power input (70) of the voltage block (7) and the collective input-output (15) of the control block (1) is connected to the collective input - an output (82) of the input block (8).