CS229777B1 - Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů - Google Patents
Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů Download PDFInfo
- Publication number
- CS229777B1 CS229777B1 CS905982A CS905982A CS229777B1 CS 229777 B1 CS229777 B1 CS 229777B1 CS 905982 A CS905982 A CS 905982A CS 905982 A CS905982 A CS 905982A CS 229777 B1 CS229777 B1 CS 229777B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- pulse
- gate
- memory
- Prior art date
Links
- 125000004122 cyclic group Chemical group 0.000 title description 2
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Description
Vynález se týká zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impuls^ zejména v měřicí a řídicí technice.
Jsou známá zapojení, pro generování posloupnosti řídicích impulsů využívající vlastností časových obvodů, aonostabilních klopných obvodů a podobně. Nevýhodou známých zapojení je, olezená přesnost doby trvání impulsů generovaných posloupností impulsů, a také jejich kmitočet.
Uvedené nevýhody, odstraňuje zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů podle vynálezu, jehož podstata spočívá v tom, že vstup povelového impulsu je spojen se vstupem druhého derivátoru a s řídicím vstupem třetího hradla, jehož výstup je výstupem vkládacího impulsu, výstup druhého derivátoru je spojen s druhým vstupem sumátoru, výstup zpožďovacího obvodu je spojen s prvním vstupem sumátoru, jehož výstup je spojen s nulovacím vstupem počítacího obvodu,s řídicím vstupem čtvrtého hradla, dále s nastavovacím vstupem první paměti a je výstupem nulovacího impulsu, výstup generátoru impulsů je spojen se signálním vstupem prvního hradla, výstup první paměti je spojen s řídicím vstupem prvního hradla, jehož výstup je spojen se signálním vstupem druhého hradla, a s nastavovacím vstupem druhé paměti, jejíž výstup je spojen s řídicím vstupem druhého hradla a je výstupem otevíracího impulsu, výstup druhého hradla je spojen s impulsním vstupem počítacího obvodu, jehož výstup je spojen se vstupem prvního derivátoru, jehož výstup je spojen se signálním vstu pem četvrtého hradla, jehož výstup je spojen s mazacím vstupem první paměti,-s mazacím vstupem druhé paměti, se vstupem
229 777 zpožďovacího obvodu a se signálním vstupem třetího hradla.
Zapojení pro dálkově ovládané generování posloupnosti řídicích impulsů podle vynálezu jez v příkladném provedení znázorněno na přiložených výkresech. Na obi)4 je znázorněn 3» (vstup In povelového impulsu, který je spojen se vstupem dg druhého derivátoru Dg a s řídicím vstupem hj třetího hradla H^, jehož výstup je výstupem Ik vkládacího impulsu, výstup druhého derivátoru Dg je spojen s druhým vstupem Sg šumá toru S, výstup zpožďovacího obvodu Z je spojen s prvním vstupem s^ sumátoru 3, jehož výstup je spojen s nulovacím vstupem Cg počítacího obvodu C, s řídicím vstupem h^ čtvrtého hradla H^, dále s nastavovacím vstupem ^p^ první paměti P^ a je výstupem I nulovacího impulsu, výstup generátoru GI impulsů je spojen se signálním vstupem ^h^ prvního hradla H^, výstup první paměti je spojen s říg—. ·—dicím vstupem h^ prvního hradla H^, jehož výstup je spojen se signálním vstupem ^hg druhého hradla Hg as nastavovacím vstupem ^pg druhé paměti Pg, jejíž výstup je spojen s řídicím vstupem hg druhého hradla Hg a je výstupem Iz otevíracího impulsu, výstup druhého hradla Hg je spojen s impulsním vstupem počítacího obvodu C, jehož výstup je spojen se vstupem d^ prvního derivátoru D^, jehož výstup je spojen se signálním vstupem ^h^ čtvrtého hradla IL·, jehož výstup 2 je spojen s mazacím vstupem p^ první paměti P^, s mazacím vstupem %g druhé paměti Pg, se vstupem z zpožďovacího obvodu Z a se signálním vstupem ^h^ třetího hradla Hy.
229 777
Zapojení dle vynálezu,cyklicky generuje posloupnost řídicích impulsů pro zapojení vnějšího čítače se vstupním hradlem zapojeným signálním vstupem na vnější zdroj impulsů o proměnné frekvenci a s přenosem načítaného údaje impulsů do paměti. Na řídicí vstup hradla vnějšího čítače je veden otevírací impuls I. na nulovací vstup vnějšího čítače nulovací impuls I a na vkládací vstup paměti vkládací impuls Xko·
Výstupní impulsní signály zapojení jsou rozlišeny symbolem výstupu zapojení a indexem o.
Funkce zapojení a charakter generované posloupnosti řídicích impulsů je zřejmý dle výkresů na ob#t.
Příchodem povelového impulsu I dálkového ovládání je od jeho kladné náběžné hrany generován druhým derivátorem D2 nulovací impuls I a zároveň je nastavován do výchozího postaveni počítací obvod C a první paměl P^. Otevřením. prvního hradla je uvolněn průchod řídicích impulsů vytvářených generátoren 01 impulsů a první prošlý impuls mění stav druhé paměti Pg, na jejímž výstupu vzniká otevírací impuls I a je otevřeno druhé hradlo H^. Vlastností počítacího obvodu C je čítání požadovaného počtu impulsů, po jejichž načítání vytváří první derivátor impuls uzavírající první panel P^, druhou paměl P^, který dále prochází třetím hradlem a vystupuje jako vkládací impuls a po zpoždění vytvořeným zpožďovacím obvodem Z vstupuje do sumátoru S, na jehož výstupu je vytvořen nulovací impuls IQ0, který nastavuje počítací obvod C do výcho4
229 777 zího stavu a otevírá první paměí atd. Tento děj se opakuje do té doby, než zanikne povelový impuls Ino, čímž dojde k uzavření třetího hradla a není možný průchod vkládacího impulsu ^0- Impulsy otevírací IZQ a nulovací I jsou generovány nadále. Opětovným příchodem povelového impulsu I je přednostně vytvořen nulovací impuls Ιθθ, který zahájí ge nerování následující posloupnosti řídicích impulsů, čtvrté tím účelem, aby bránilo průchodu parazitního impulsu, který může vzniknout na výstupu počítacího obvodu C v okamžiku jeho nastavování do výchozího stavu.
Kmitočtem impulsů vytvářených generátorem GI impulsů a kapacitou počítacího obvodu C je určena délka trvání otevíracího impulsu Izo· Délka vkládacího impulsu je určena vlastnostmi prvního derivátoru D^, délka nulovacího impulsu
I je určena vlastnostmi prvního derivátoru K a druhého oo w i derivátoru D^·
Zpožďovací obvod Z vytváří potřebné zpoždění nulovacíhó impulsu I za vkládacím impulsem I^o, které je závislé od vlastností vnějšího čítače a paměti.
Zapojení dle vynálezu, nachází široké uplatnění, v impulsní řídicí technice a zejména V oblasti číslicových měřicích přístrojů.
Claims (1)
- Předsiět vynálezu229 777Zapojení pro dálkově ovládané eyklické generování posloupnosti řídicích impulsů, vyznačené tím, ze vstup (In) povelového impulsu je spojen se vstupem (dg) druhého derivátoru (Dg) a s řídicím vstupem ( hj) třetího hradla (H^), jehož výstup je výstupem (1^) vkládacího impulsu, výstup druhého derivátoru (Dg) je spojen s druhým vstupem (Sg) suraátoru (S), výstup zpožďovacího obvodu (Z) je spojen s prvním vstupem (s^) sumátoru (S), jehož výstup je spojen s nulovacím vstupe® (Cg) počítacího obvodu (C), s řídicím vstupem ( h^) čtvrtého hradla (H^), dále s nastavovacím vstupem (^Pj) první paměti (P^) a je výstupem (IQ) nulovacího impulsu, výstup generátoru (GI) impulsů je spojen se signálním vstupem (¼^) prvního hradla (H^), výstup první paměti (P^) je spojen s řídicím vstupem ( h-^) prvního hradla (H^)·, jehož výstup je spojen se signálním vstupem (^hg) druhého hradla (Hg) a s nastavovacím vstupem229 777 (^2) druhé paměti (Pg), výstup je spojen s řídicím vstupem ( hg) druhého hrSdla (Hg) a je výstupem (Iz) otevíracího impulsu, výstup druhého hradla (H^) je spojen s impulsním vstupem (c^) počítacího obvodu (C), jehož výstup je spojen se vstupem (d^) prvního deriváftfru (D1), jehož výstup je spojen se signálním vsft5pea (1^) čtvrtého hradla (H^), jehož výstup je spojen s mazacím vstupem ( p1) první paměti (Pj), s mazacím vstupem ( Pg) druhé paměti (Pg), se vstupem (z) zpožSovacího obvodu (Z) a se signálním vstupem ('hj) třetího hradla (H^)»
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS905982A CS229777B1 (cs) | 1982-12-13 | 1982-12-13 | Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS905982A CS229777B1 (cs) | 1982-12-13 | 1982-12-13 | Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS229777B1 true CS229777B1 (cs) | 1984-06-18 |
Family
ID=5441890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS905982A CS229777B1 (cs) | 1982-12-13 | 1982-12-13 | Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS229777B1 (cs) |
-
1982
- 1982-12-13 CS CS905982A patent/CS229777B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0322901A3 (en) | Semiconductor integrated circuit | |
| DE19651548A1 (de) | CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung | |
| KR100304683B1 (ko) | 가변 출력 임피던스를 갖는 출력버퍼회로 | |
| CS229777B1 (cs) | Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů | |
| JPH08330935A (ja) | 入出力バッファ回路、出力バッファ回路及びそれらを用いた電子機器 | |
| GB2194712A (en) | Maximum length linearly recurring sequence generator control device | |
| CS228075B1 (cs) | Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů | |
| CS226784B1 (cs) | Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů | |
| CN1235158C (zh) | 具有自复位指针的动态锁存接收器 | |
| SU1649563A1 (ru) | Устройство дл моделировани двухканальной системы массового обслуживани | |
| SU1363268A1 (ru) | Функциональный усилитель | |
| SU991585A1 (ru) | Устройство дл формировани серий импульсов | |
| SU1480108A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
| SU1119196A1 (ru) | Мажоритарное устройство | |
| SU1169154A1 (ru) | Устройство дл формировани серий импульсов | |
| SU859796A1 (ru) | Реверсивный дискретный датчик перемещени | |
| SU1388892A1 (ru) | Процессор быстрого преобразовани Фурье | |
| SU1211857A1 (ru) | Устройство дл формировани пр моугольных импульсов | |
| SU1552187A1 (ru) | Устройство дл формировани тестовых воздействий | |
| GB2095445A (en) | Surveillance system | |
| SU1187259A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
| JP4118712B2 (ja) | 半導体集積回路 | |
| SU1499435A1 (ru) | Тактируемый триггер на комплементарных МДП-транзисторах | |
| RU1812636C (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU922715A1 (ru) | Устройство дл ввода информации |