CS228075B1 - Zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů - Google Patents

Description

Vynález se týká zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů, zejména v měřicí a řídicí technice.

Jsou známá zapojení, pro generování posloupnosti řídicích impulsů využívající vlastností časových obvodů, monostabilních klopných obvodů a podobně. Nevýhodou známých zapojení je omezená přesnost doby trvání impulsů generovaných posloupností impulsů, á také jejich kmitočet.

Uvedené nevýhody odstraňuje zapojení pro dálkově ovládané cyklické generování posloupnosti řídicích impulsů podle vynálezu, jehož podstata spočívá v tom, že vstup povelového impulsu je spojen se vstupem druhého derivétoru, se vstupem časového obvodu a s řídicím vstupem třetího hradla, jehož výstup je výstupem vkládacího impulsu, výstup druhého derivátoru je spojen s druhým vstupem sumátoru, výstup zpožňovacího obvodu je spojen s prvním vstupem sumátoru, jehož výstup je spojen s nulovacím vstupem počítacího obvodu, dále s nastavovacím vstupem první paměti a je výstupem nulovacího impulsu, výstup generátoru impulsů je spojen se signálním vstupem prvního hradla, výstup první paměti je spojen s řídicím vstupem prvního hradla, jehož výstup je spojen se signálním vstupem druhého hradla, a s nastavovacím vstupem druhé paměti, jejíž výstup je spojen s řídicím vstupem druhého hradla a je výstupem otevíracího impulsu, výstup druhého hradla je spojen s impulsním vstupem počítacího obvodu, jehož výstup je spojen se vstupem prvního derivétoru, jehož výstup je spojen se signálním vstupem čtvrtého hradla, jehož výstup je spojen s mazacím vstupem první paměti, s mazacím vstupem druhé paměti, se vstupem zpožďovacího obvodu a se signálním vstupem třetího hradla, dále výstup časového obvodu je spojen s řídicím vstupem čtvrtého hradla.

Zapojení pro dálkově ovládané generování posloupnosti řídicích impulsů podle vynálezu je v příkladném provedení znázorněno na přiložených výkresech. Na obr. 1 je znázorněn vstup 1^ povelového impulsu, který je spojen se vstupem £g druhého derivétoru £2» ⁸⁶ vstupem £ časového obvodu T, a s řídicím vstupem třetího hradla H^, jehož výstup je výstupem vkládaciho impulsu, výstup druhého derivétoru Dg 3^e spojen s druhým vstupem a₂ sumétoru £, výstup zpožďovacího obvodu Z je spojen s prvním vstupem £, sumétoru £, jehož výstup je spojen s nulovacím vstupem a₂ počítacího obvodu C, dále s nastavovacím vstupem ’β] první paměti £, a je výstupem 1_Q nulovacího impulsu, výstup generátoru GI impulsů je spojen se signálním vstupem prvního hradla £,, výstup první paměti £^ je spojen s řídicím vstupem prvního hradla H,, jehož výstup je spojen se signálním vstupem 'hg druhého hradla Hg a s nastavovacím vstupem 'β₂ druhé paměti £g, jejíž výstup je spojen s řídicím vstupem ²hg druhého hradla Hg a je výstupem £z otevíracího impulsu, výstup druhého hradla Hg je spojen sí) impulsním vstupem β1 počítacího obvodu £, jehož výstup je spojen se vstupem β, prvního derivétoru £1, jehož výstup je spojen se signálním vstupem čtvrtého hradla H^, jehož výstup je spojen s mazacím vstupem ²β, první paměti £^, s mazacím vstupem ²β2 druhé paměti Pg, se vstupem β zpožďovacího obvodu Z a se signálním vstupem třetího hradla H^, dále výstup časového obvodu T je spojen s řídicím vstupem ²β^ čtvrtého hradla H^.

Zapojení dle vynálezu, cyklicky generuje posloupnost řídicích impulsů pro zapojení vnějěího čítače se vstupním hradlem zapojeným signálním vstupem na vnSjěi zdroj impulsů o proměnné frekvenci a s přenosem načítaného údaje impulsů do paměti. Na řídicí vstup hradla vnějěího čítače je veden otevírací impuls í_zo, na nulovací vstup vnějěího čítače nulovací impuls Ι_θ0 a na vklédací vstup paměti vklédací impuls -ko*

Výstupní impulsní signály zapojení jsou rozlišeny symbolem výstupu zapojení a indexem 2,.

Funkce zapojení a charakter generované posloupnosti řídicích impulsů je zřejmý dle výkresů na obr. 2.

Příchodem povelového impulsu I_nQ délkového ovládání je od jeho kladná nábšžné hrany generován druhým derivátorem Dg nulovací impuls Ι_θ0 a zároveň je nastavován do výchozího postavení počítací obvod C a první paměí £,. Otevřením prvního hradla £₁ je uvolněn průchod řídicích impulsů vytvářených generátorem 01 impulsů a první prošlý impuls mění stav druhé paměti Fg, na jejímž výstupu vzniká otevírací impuls I_z0 a je otevřeno druhé hradlo ďg. Vlastností počítacího obvodu C je čítání požadovaného počtu impulsů, po jejichž načítání vytváří první derivátor D^ impuls uzavírající první pamět P^, druhou paměí £g, který dále prochází třetím hradlem £j a vystupuje jako vklédací impuls I_kQ a po zpoždění vytvořeným zpožďovacím obvodem Z vstupuje do sumétoru S, na jehož výstupu je vytvořen nulovací impuls i₀₀, který nastavuje počítací obvod C do výchozího stavu a otevírá první paměí £, atd. Tento děj se opakuje do té doby než zanikne povelový impuls 1^,, čímž dojde k uzavření třetího hradla a není možný průchod vkládaciho impulsu Iko*

Impulsy otevírací I_ZQ a nulovací I_Q0 jsou generovány nadále. Opětovným příchodem povelového impulsu je přednostně vytvořen nulovací impuls í₀₀i který zahájí generování následující posloupnosti řídicích impulsů, čtvrté hradlo je zapojeno na výstupu prvního derivétoru D, za tím účelem, aby bránilo průchodu parazitního impulsu, který může vzniknout na výstupu počítacího obvodu C v okamžiku jeho nastavování do výchozího stavu v okamžiku vzniku povelového impulsu Ι^θ·

Kmitočtem impulsů vytvářených generátorem QI impulsů a kapacitou počítacího obvodu C je určena délka trvání otevíracího impulsu X_ZQ. Délka vkládaciho impulsu —ko je určena vlastnostmi prvního derivétoru D,, délka nulovacího impulsu je určena vlastnostmi prvního derivétoru D, a druhého derivátoru Dg.

Zpožďovací obvod Z vytváří potřebné zpoždění nulovacího impulsu Ιθθ za vkládacím impulsem I_k0, které je závislé od vlastností vnějšího čítače a paměti.

Zapojení dle vynálezu, nachází široké uplatnění v impulsní řídicí technice a zejména v ohlasti číslicových měřicích přístrojů.

Claims (1)

1. Zapojení pr dálkově ovládané cyklické generování posloupnosti řídicích impulsů, vyznačené tím, že vstup (I_n) povelového impulsu je spojen se vstupem (dg) druhého derivétoru (Dg), se vstupem (t) časového obvodu (T) a s řídicím vstupem (²hp třetího hradla (H^), jehož výstup je výstupem (1^) vkládacího impulsu, výstup druhého derivétoru (Dg) je spojen s druhým vstupem (sg) sumátoru (S), výstup zpožďovacího obvodu (Z) je spojen s prvním vstupem (s,) sumátoru (S), jehož výstup je spojen s nulovacím vstupem (c2) počítacího obvodu (C), dále s nastavovacím vstupem (¹p1) první paměti (P,) a je výstupem (I_Q) nulovacího impulsu, výstup generátoru (GI) impulsů je spojen se signálním vstupem ('h.) prvního hra2 * dla (Hp, výstup první paměti (Pp je spojen s řídicím vstupem ( h,) prvního hradla (Hp, jehož výstup je spojen se signálním vstupem (¹hg) druhého hradla (Hg) a s nastavovacím vstupem (¹p₂) druhé paměti (Pg), jejíž výstup je spojen s řídicím vstupem (²hg) druhého hradla (Hg) a je výstupem (I ) otevíracího impulsu, výstup druhého hradla (Hg) je spojen s impulsním vstupem (cp počítacího obvodu (C), jehož výstup je spojen se vstupem (dp prvního derivátoru (Dp, jehož výstup je spojen se signálním vstupem (¹hp čtvrtého hradla (Hp, jehož výstup je spojen s mazacím vstupem (²pp první paměti ďp, s mazacím vstupem (²Pg) druhé paměti (Pg), se vstupem (z) zpožďovacího obvodu (Z) a se signálním vstupem (’hp třetího hradla (H^), dále výstup časového obvodu (T) je spojen s řídicím vstupem (²hp čtvrtého hradla (H^).