JP4118712B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4118712B2 JP4118712B2 JP2003059823A JP2003059823A JP4118712B2 JP 4118712 B2 JP4118712 B2 JP 4118712B2 JP 2003059823 A JP2003059823 A JP 2003059823A JP 2003059823 A JP2003059823 A JP 2003059823A JP 4118712 B2 JP4118712 B2 JP 4118712B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- output
- impedance
- control signal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の入力バッファおよび出力バッファに関するものであり、特にインピーダンス・コントロール機能付き入力バッファまたはインピーダンス・コントロール機能付き出力バッファを有する半導体集積回路に関するものである。
【０００２】
【従来の技術】
システムボード上には複数の半導体集積回路が搭載されている。その中の半導体集積回路の１つが、たとえば、システムボード上の複数の半導体集積回路を制御している場合、その伝送経路は長短複雑なものとなる。半導体集積回路が、最も長い伝送経路を介して信号を伝送するためには、駆動能力の大きい出力バッファを用いなければならない。すなわち、内部インピーダンスの低い出力バッファを用いなければならない。
【０００３】
しかしながら、内部インピーダンスの低い出力バッファを用いると反射、干渉、ノイズ等の影響が大きくなってしまう。したがって、反射、干渉、ノイズ等の影響を考えると、駆動能力の小さい出力バッファ（内部インピーダンスの高い出力バッファ）を用いたほうがよい。
【０００４】
また、システムボード上の伝送経路が長い場合には、伝送経路の特性インピーダンスに適した内部インピーダンスを有する出力バッファで駆動しないと、反射が大きくなってしまう。
【０００５】
このような問題を改善するために、伝送経路に適応した内部インピーダンスに調整することができるインピーダンス・コントロール機能付き出力バッファがある。従来のインピーダンス・コントロール機能付き出力バッファは、ＰチャンネルトランジスタとＮチャンネルトランジスタをそれぞれ複数段備えている。インピーダンス・コントロール機能付き出力バッファの出力が“Ｈ”の場合には、Ｎチャンネルトランジスタのゲートに接続されている制御信号によりすべてのＮチャンネルトランジスタをオフにする。そして、Ｐチャンネルトランジスタのゲートに接続された制御信号によりＰチャンネルトランジスタをそれぞれオンまたはオフにしてインピーダンスを調整する。インピーダンス・コントロール機能付き出力バッファの出力が“Ｌ”の場合には、Ｐチャンネルトランジスタのゲートに接続された制御信号によりすべてのＰチャンネルトランジスタをオフにする。そして、Ｎチャンネルトランジスタのゲートに接続された制御信号によりＮチャンネルトランジスタをそれぞれオンまたはオフにしてインピーダンスを調整する（たとえば、特許文献１参照）。
【０００６】
【特許文献１】
特開平１１−１７７３８０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、制御信号により内部インピーダンスを切り替えて伝送経路に適したインピーダンスに調整することはできるが、インピーダンスを切り替える際に出力信号にノイズが生じるという問題がある。すなわち、ＰチャンネルトランジスタまたはＮチャンネルトランジスタのオン／オフの切り替えにより出力信号にノイズが生じ、その信号により駆動されるシステムボード上の半導体集積回路が誤動作してしまうという問題がある。
【０００８】
また、システムボード上に搭載する半導体集積回路すべてがインピーダンス・コントロール機能付き出力バッファを備えているとは限らない。制御信号を出力する半導体集積回路がインピーダンス・コントロール機能付き出力バッファを備えていない場合には、制御される側の半導体集積回路の入力バッファにおいて伝送経路の特性インピーダンスに適したインピーダンスを調節しなければならない。しかしながら、上記従来技術では、入力バッファの内部インピーダンスを制御する技術は開示されていない。したがって、上記従来技術では、インピーダンス・コントロール機能付き出力バッファを備えていない半導体集積回路に制御される場合、伝送経路の特性インピーダンスに適応することができずに、反射、干渉、ノイズ等の影響が大きくなってしまうという問題があった。
【０００９】
この発明は上記に鑑みてなされたもので、インピーダンス・コントロール機能付き入力バッファまたはインピーダンス・コントロール機能付き出力バッファのインピーダンスを切り替える際に発生するノイズに影響を受けることなくデータを出力する半導体集積回路を得ることを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかる半導体集積回路は、任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号に基づいて外部に出力する出力データの出力インピーダンスを変更する機能を有する半導体集積回路において、複数のＰチャンネルトランジスタおよび複数のＮチャンネルトランジスタを有し、前記出力データが第１の出力レベルの場合、前記複数のＮチャンネルトランジスタにより出力インピーダンスを決定し、前記出力データが第２の出力レベルの場合、前記複数のＰチャンネルトランジスタにより出力インピーダンスを決定するインピーダンス・コントロール機能付き出力バッファと、前記Ｐチャンネル制御信号と前記Ｎチャンネル制御信号とを保持する複数のフリップフロップ回路を含む制御信号保持部を有し、前記出力データが前記第１の出力レベルの場合に前記フリップフロップ回路にて前記Ｐチャンネル制御信号を保持し前記インピーダンス・コントロール機能付き出力バッファに出力し、前記出力データが前記第２の出力レベルの場合に前記フリップフロップ回路にて前記Ｎチャンネル制御信号を保持し、前記インピーダンス・コントロール機能付き出力バッファに出力するように前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号のタイミングを制御するインピーダンス制御部と、を備えることを特徴とする。
【００１１】
この発明によれば、インピーダンス制御部は、出力データが“Ｌ”の時にＰチャンネル制御信号をインピーダンス・コントロール機能付き出力バッファに出力し、出力データが“Ｈ”の時にＮチャンネル制御信号をインピーダンス・コントロール機能付き出力バッファに出力するようにしている。
【００１２】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる半導体集積回路の好適な実施の形態を詳細に説明する。
【００１３】
実施の形態１．
図１〜図５を用いて本発明の実施の形態１を説明する。図１は、この発明における実施の形態１の半導体集積回路の構成を示すブロック図である。この発明における実施の形態１の半導体集積回路は、インピーダンス制御部１０と、レベルシフタ２０と、インピーダンス・コントロール機能付き出力バッファ３０とを備えている。
【００１４】
インピーダンス制御部１０は、データＤＩＮ，インピーダンス・コントロール機能付き出力バッファ３０のインピーダンスを制御するためのｎ（ｎ＞１，ｎは自然数）本のＰチャンネ制御信号ＰＣＮＴ１〜ＰＣＮＴｎとｎ本のＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎ，クロックＣＫおよびリセットＲＢに基づいて、インピーダンス・コントロール機能付き出力バッファ３０のインピーダンスを所定のタイミングで切り替えるためのｎ本のＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎとｎ本のＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを生成する。ｎは、後述するインピーダンス・コントロール機能付き出力バッファ３０の最終端トランジスタの数で決定する。生成したＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎをインピーダンス・コントロール機能付き出力バッファ３０に出力する。また、データＤＩＮをクロックＣＫに同期させた同期データＤＯＵＴをレベルシフタ２０に出力する。
【００１５】
図２は、図１のインピーダンス制御部１０の一例を示す回路図である。インピーダンス制御部１０は、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするリセット機能付きフリップフロップ１０１，１２１〜１２ｎと、クロック端子Ｔの立下りでデータをラッチするフリップフロップ１１１〜１１ｎとを備えている。リセットＲＢがネゲートの場合、フリップフロップ１０１は、クロックＣＫの立ち上がりでデータＤＩＮをラッチして、同期データＤＯＵＴとして出力する。また、フリップフロップ１０１は、同期データＤＯＵＴをフリップフロップ１１１〜１１ｎ，１２１〜１２ｎのクロック端子Ｔに出力する。リセットＲＢがアサートの場合、フリップフロップ１０１は、同期データＤＯＵＴを“Ｌ”にする。
【００１６】
リセットＲＢがネゲートの場合、フリップフロップ１１１〜１１ｎは、同期データＤＯＵＴの立下りでＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎを出力する。リセットＲＢがアサートの場合、フリップフロップ１１１〜１１ｎは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎをすべて“Ｌ”にする。
【００１７】
リセットＲＢがネゲートの場合、フリップフロップ１２１〜１２ｎは、同期データＤＯＵＴの立ち上がりでＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを出力する。リセットＲＢがアサートの場合、フリップフロップ１２１〜１２ｎは、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎをすべて“Ｌ”にする。
【００１８】
レベルシフタ２０は、同期データＤＯＵＴをインピーダンス・コントロール機能付き出力バッファ３０に合わせたレベルに調整して、Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡを生成する。生成したＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをインピーダンス・コントロール機能付き出力バッファ３０に出力する。
【００１９】
インピーダンス・コントロール機能付き出力バッファ３０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎに基づいたインピーダンスで出力データＯＵＴを出力する。
【００２０】
図３は、図１に示したインピーダンス・コントロール機能付き出力バッファ３０の最終端トランジスタの構成の概略図である。インピーダンス・コントロール機能付き出力バッファ３０は、反転ゲートであるインバータＩＶ１〜ＩＶｎと、ナンドゲートであるＮＤ０〜ＮＤｎと、ノアゲートであるＮＲ０〜ＮＲｎと、ＰチャンネルトランジスタＰＴｒ０〜ＰＴｒｎと、ＮチャンネルトランジスタＮＴｒ０〜ＮＴｒｎとを備えている。
【００２１】
ナンドゲートＮＤ０の一方にはＰチャンネルトランジスタ用データＰＤＡＴＡが入力され、もう一方の入力には、電源電圧ＶＤＤが入力される。ナンドゲートＮＤ０の出力は、ＰチャンネルトランジスタＰＴｒ０のゲートに接続される。すなわち、ＰチャンネルトランジスタＰＴｒ０は、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”の時の、最小インピーダンスとなる。
【００２２】
ナンドゲートＮＤ１〜ＮＤｎの一方にはＰチャンネルトランジスタ用データＰＤＡＴＡが、もう一方の入力には、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎがそれぞれ入力される。ナンドゲートＮＤ１〜ＮＤｎの出力は、それぞれＰチャンネルトランジスタＰＴｒ１〜ＰＴｒｎのゲートに接続される。すなわち、ナンドゲートＮＤ１〜ＮＤｎは、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”の時に、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎに基づいてｎ個のＰチャンネルトランジスタＰＴｒ１〜ＰＴｒｎを制御（オンまたはオフ）してインピーダンスを決定する。
【００２３】
ノアゲートＮＲ０の一方にはＮチャンネルトランジスタ用データＮＤＡＴＡが入力され、もう一方の入力は接地される。ノアゲートＮＲ０の出力は、ＮチャンネルトランジスタＮＴｒ０のゲートに接続される。すなわち、ＮチャンネルトランジスタＮＴｒ０は、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”の時の、最小インピーダンスとなる。
【００２４】
ノアゲートＮＲ１〜ＮＲｎの一方にはＮチャンネルトランジスタ用データＮＤＡＴＡが、もう一方の入力には、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎがインバータＩＶ１〜ＩＶｎを介してそれぞれ入力される。ノアゲートＮＲ１〜ＮＲｎの出力は、それぞれＮチャンネルトランジスタＮＴｒ１〜ＮＴｒｎのゲートに接続される。すなわち、ノアゲートＮＲ１〜ＮＲｎは、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”の時に、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎに基づいてｎ個のＮチャンネルトランジスタＮＴｒ１〜ＮＴｒｎを制御（オンまたはオフ）してインピーダンスを決定する。
【００２５】
つぎに、図４および図５のタイムチャートを参照して、この実施の形態１の半導体集積回路の動作を説明する。図４および図５のタイムチャートは、インピーダンス・コントロール機能付き出力バッファ３０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｎがそれぞれ５の時のタイムチャートである。
【００２６】
ます、図４のタイムチャートを参照して、リセットＲＢがネゲート（この場合“Ｈ”）の場合の半導体集積回路の動作を説明する。フリップフロップ１０１は、クロックＣＫの立ち上がりに同期してデータＤＩＮをラッチして、同期データＤＯＵＴをフリップフロップ１１１〜１１ｎのクロック端子Ｔに出力する。すなわち、フリップフロップ１０１は、データＤＩＮが“Ｈ”の場合、クロックＣＫの立ち上がりで同期データＤＯＵＴを“Ｈ”に、データＤＩＮが“Ｌ”の場合、クロックＣＫの立ち上がりで同期データＤＯＵＴを“Ｌ”にする。
【００２７】
時刻ｔ１において、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１が“１０ｈ”から“１２ｈ”に変化する。すなわち、Ｐチャンネル制御信号ＰＣＮＴ２が“Ｌ”から“Ｈ”に変化する。しかし、同期データＤＯＵＴが“Ｈ”であるのでＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ２は“Ｌ”のまま変化しない。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜１は、“１０ｈ”のまま変化しない。
【００２８】
時刻ｔ２において、同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、フリップフロップ１１５〜１１１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１を出力する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ２が“Ｌ”から“Ｈ”に変化して、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１が“１０ｈ”から“１２ｈ”に変化する。このとき、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１０ｈ”から“１２ｈ”に変化しているが、同期データＤＯＵＴは“Ｈ”から“Ｌ”に変化しているためＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は、“１０ｈ”のまま変化しない。
【００２９】
同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化するとレベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｈ”から“Ｌ”にする。
【００３０】
Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ナンドゲートＮＤ５〜ＮＤ０はそれぞれ出力を“Ｈ”にする。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０はオフになる。
【００３１】
一方、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ０は出力を“Ｈ”にする。これにより、ＮチャンネルトランジスタＮＴｒ０がオンになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１０ｈ”である。したがって、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ５〜ＮＲ１は出力を“１０ｈ”にする。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となり、ＮチャンネルトランジスタＮＴｒ５がオンに、ＮチャンネルトランジスタＮＴｒ４〜ＮＴｒ１がオフになる。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定したインピーダンスに変更される。そして、出力データＯＵＴは“Ｌ”になる。
【００３２】
時刻ｔ３において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”から“１１ｈ”に変化する。しかし、同期データＤＯＵＴが“Ｌ”のままであるのでＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１０ｈ”のまま変化しない。
【００３３】
時刻ｔ４において、同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、フリップフロップ１２５〜１２１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を“１１ｈ”にする。
【００３４】
同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化するとレベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｌ”から“Ｈ”にする。
【００３５】
Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ノアゲートＮＲ５〜ＮＲ０はそれぞれ出力を“Ｌ”にする。これにより、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０はオフになる。
【００３６】
一方、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＲ０は出力を“Ｌ”にする。これにより、ＰチャンネルトランジスタＰＴｒ０がオンになる。また、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１は“１２ｈ”である。したがって、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＤ５〜ＮＤ１は、出力を“０ｄｈ”にする。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１が有効となり、ＰチャンネルトランジスタＰＴｒ４，ＰＴｒ３，ＰＴｒ１がオフに、ＰチャンネルトランジスタＰＴｒ５，ＰＴｒ２がオンになる。これにより、時刻ｔ２から時刻ｔ４までＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定されていたインピーダンスは、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定したインピーダンスに変更される。そして、出力データＯＵＴは“Ｈ”になる。
【００３７】
時刻ｔ５において、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１が“１１ｈ”に変化するが、時刻ｔ１と同様に同期データＤＯＵＴが“Ｈ”であるので、Ｐチャンネルインピーダンスコントロール信号は“１２ｈ”のまま変化しない。
【００３８】
時刻ｔ６において、同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、レベルシフタ２０は、時刻ｔ２と同様にＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡを“Ｌ”にする。これにより、ナンドゲートＮＤ５〜ＮＤ０の出力が“Ｈ”になり、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０がオフになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となる。すなわち、時刻ｔ４から時刻ｔ６までＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定したインピーダンスに変更される。そして、出力データＯＵＴは“Ｌ”になる。
【００３９】
つぎに、図５のタイムチャートを参照して、リセットＲＢがアサートの場合の半導体集積回路の動作を説明する。時刻ｔ１１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ１０１，１１５〜１１１，１２５〜１２１は、それぞれ出力を“Ｌ”する。すなわち、データＤＩＮ，Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１およびＮチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１の値に関係なく、同期データＤＯＵＴ，Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１，Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１がすべて“Ｌ”になる。
【００４０】
同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化するとレベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｈ”から“Ｌ”にする。
【００４１】
Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ナンドゲートＮＤ５〜ＮＤ０はそれぞれ出力を“Ｈ”にする。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０はオフになる。
【００４２】
一方、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ０は出力を“Ｈ”にする。これにより、ＮチャンネルトランジスタＮＴｒ０がオンになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“００ｈ”である。したがって、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ５〜ＮＲ１は、出力を“００ｈ”にする。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となりＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がすべてオフになる。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１で決定されたインピーダンスに変更される。すなわち、ＮチャンネルトランジスタＮＴｒ０だけがオンとなり、最小インピーダンスとなる。そして、出力データＯＵＴは“Ｌ”になる。
【００４３】
時刻ｔ１２において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１０ｈ”から“１２ｈ”に変化する。しかし、リセットＲＢが“Ｌ”であるので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“００ｈ”のまま変化しない。
【００４４】
時刻ｔ１３において、リセットＲＢがネゲート（この場合“Ｈ”）になる。しかし、同期データＤＯＵＴは“Ｌ”のままであるのでＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は変化しない。すなわち、インピーダンス・コントロール機能付き出力バッファ３０のインピーダンスは変化しない。
【００４５】
時刻ｔ１４において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”から“１１ｈ”に変化する。しかし、同期データＤＯＵＴは“Ｌ”のままであるので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“００ｈ”のまま変化しない。
【００４６】
時刻ｔ１５において、同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、フリップフロップ１２５〜１２１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を“１１ｈ”にする。
【００４７】
同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、レベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｌ”から“Ｈ”にする。
【００４８】
Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ノアゲートＮＲ５〜ＮＲ０はそれぞれ出力を“Ｌ”にする。これにより、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０はオフになる。
【００４９】
一方、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＲ０は出力を“Ｌ”にする。これにより、ＰチャンネルトランジスタＰＴｒ０がオンになる。また、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１は、“００ｈ”である。したがって、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＤ５〜ＮＤ１は、出力を“１ｆｈ”にする。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１が有効となり、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がすべてオフになる。これにより、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１で決定されていたインピーダンスは、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１で決定されたインピーダンスに変更される。すなわち、ＰチャンネルトランジスタＰＴｒ０だけがオンとなり、最小インピーダンスとなる。そして、出力データＯＵＴは“Ｈ”になる。
【００５０】
時刻ｔ１６において、同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、フリップフロップ１１５〜１１１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１を“１１ｈ”にする。
【００５１】
同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、レベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｈ”から“Ｌ”にする。
【００５２】
Ｐチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＤ５〜ＮＤ０はそれぞれ出力を“Ｈ”にする。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０はオフになる。
【００５３】
一方、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ０は出力を“Ｈ”にする。これにより、ＮチャンネルトランジスタＮＴｒ０がオンになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は、“１１ｈ”である。したがって、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ５〜ＮＲ１は、出力を“１１ｈ”にする。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となり、ＮチャンネルトランジスタＮＴｒ４〜ＮＴｒ２がオフに、ＮチャンネルトランジスタＮＴｒ５，ＮＴｒ１がオンになる。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定されたインピーダンスに変更される。そして、出力データＯＵＴは“Ｌ”になる。
【００５４】
このように、インピーダンス制御部１０は、インピーダンス・コントロール機能付き出力バッファ３０のＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がオフになる時にＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１を変化させる。また、インピーダンス・コントロール機能付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を変化させるようにしているため、インピーダンスを切り替える際に出力データのノイズの発生を防止することができる。
【００５５】
実施の形態２．
図６〜図８を用いて本発明の実施の形態２を説明する。実施の形態１では、インピーダンス制御部が、Ｐチャンネル制御信号を出力データが“Ｌ”の時にインピーダンス・コントロール機能付き出力バッファに出力し、Ｎチャンネル制御信号を出力データが“Ｈ”の時にインピーダンス・コントロール機能付き出力バッファに出力するようにして、インピーダンスを切り替える際に出力データのノイズの発生を防止している。しかしながら、図５に示したように、リセットＲＢをアサートからネゲートにした場合、インピーダンス・コントロール機能付き出力バッファのインピーダンスをＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１またはＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１により指定されたインピーダンスに変更する時間（時刻ｔ１３から時刻ｔ１６）は、データＤＡＴＡの変化に依存してしまう。すなわち、リセットＲＢがネゲートになっても、すぐに所望のインピーダンスに変更することができないという問題があった。
【００５６】
この実施の形態２では、このような問題を改善するために、リセットＲＢがアサートの場合にもＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１またはＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１に基づいてインピーダンスの変更を可能とし、リセットＲＢがネゲートになった場合に、データＤＡＴＡに依存することなく所望のインピーダンスに変更することができるようにするものである。
【００５７】
図６は、この発明における実施の形態２の半導体集積回路の構成を示すブロック図である。この実施の形態２における半導体集積回路では、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎのタイミングを制御するためのストローブＳＴＲＢがインピーダンス制御部４０に入力されている。実施の形態１と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【００５８】
図７は、図６に示したインピーダンス制御部４０の一例を示すブロック図である。インピーダンス制御部４０は、反転回路であるインバータＩＶ１１〜ＩＶ１ｎ，ＩＶ２１〜ＩＶ２ｎと、オアゲートであるＯＲ１１〜ＯＲ１ｎ，ＯＲ２１〜ＯＲ２ｎ，ＯＲ３１〜ＯＲ３ｎ，ＯＲ４１〜ＯＲ４ｎと、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするリセット機能付きフリップフロップ２０１と、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするセット・リセット機能付きフリップフロップ２１１〜２１ｎ，２２１〜２２ｎ，２４１〜２４ｎと、クロック端子Ｔに入力される信号の立下りでデータをラッチするセット・リセット機能付きフリップフロップ２３１〜２３ｎとを備えている。
【００５９】
リセットＲＢがネゲートの場合、フリップフロップ２０１は、クロックＣＫの立ち上がりでデータＤＩＮをラッチして、同期データＤＯＵＴとして出力する。また、フリップフロップ２０１は、同期データＤＯＵＴをフリップフロップ２３１〜２３ｎ，２４１〜２４ｎのクロック端子Ｔに出力する。リセットＲＢがアサートの場合、フリップフロップ１０１は、同期データＤＯＵＴを“Ｌ”にする。
【００６０】
リセットＲＢがネゲートの場合、フリップフリップ２１１〜２１ｎは、ストローブＳＴＲＢの立ち上がりでＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをラッチして、フリップフロップ２３１〜２３ｎに出力する。フリップフロップ２３１〜２３ｎは、同期データＤＯＵＴの立下りでフリップフロップ２１１〜２１ｎの出力をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎを出力する。すなわち、フリップフロップ２３１〜２３ｎは、フリップフロップ２１１〜２１ｎを介してＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎ１をラッチして、同期データＤＯＵＴの立下りに同期してＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎを出力する。
【００６１】
リセットＲＢがアサートの場合、オアゲートＯＲ１１〜ＯＲ１ｎは、インバータＩＶ１１〜ＩＶ１ｎを介して入力されたＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをフリップフロップ２１１〜２１ｎ，２３１〜２３ｎのセット端子Ｓに出力する。オアゲートＯＲ２１〜ＯＲ２ｎは、Ｐチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをフリップフロップ２１１〜２１ｎ，２３１〜２３ｎのリセット端子Ｒに出力する。これにより、フリップフロップ２１１〜２１ｎ，２３１〜２３ｎは、Ｐチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎには、Ｐチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎの値がスルーで出力される。
【００６２】
リセットＲＢがネゲートの場合、フリップフリップ２２１〜２２ｎは、ストローブＳＴＲＢの立ち上がりでＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをラッチして、フリップフロップ２４１〜２４ｎに出力する。フリップフロップ２４１〜２４ｎは、同期データＤＯＵＴの立ち上がりでフリップフロップ２２１〜２２ｎの出力をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを出力する。すなわち、フリップフロップ２４１〜２４ｎは、フリップフロップ２２１〜２２ｎを介してＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをラッチして、同期データＤＯＵＴの立ち上がりに同期してＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを出力する。
【００６３】
リセットＲＢがアサートの場合、オアゲートＯＲ３１〜ＯＲ３ｎは、インバータＩＶ２１〜ＩＶ２ｎを介して入力されたＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをフリップフロップ２２１〜２２ｎ，２４１〜２４ｎのセット端子Ｓに出力する。オアゲートＯＲ３１〜ＯＲ３ｎは、Ｎチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをフリップフロップ２２１〜２２ｎ，２４１〜２４ｎのリセット端子Ｒに出力する。これにより、フリップフロップ２２１〜２２ｎ，２４１〜２４ｎは、Ｎチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜 ＮＣＮＴＹｎには、Ｎチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎの値がスルーで出力される。
【００６４】
つぎに、図８のタイムチャートを参照して、この実施の形態２の半導体集積回路の動作を説明する。図８のタイムチャートは、インピーダンス・コントロール機能付き出力バッファ３０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｎがそれぞれ５の時のタイムチャートである。インピーダンス・コントロール機能付き出力バッファ３０が、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹ５およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹ５に基づいてインピーダンスを切り替える動作については実施の形態１と同様の動作となるので、ここではその詳細な説明を省略する。
【００６５】
時刻ｔ２１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ２０１は、同期データＤＯＵＴを“Ｌ”にする。オアゲートＯＲ１５〜ＯＲ１１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１を反転させた信号をフリップフロップ２１５〜２１１，２３５〜２３１のセット端子Ｓに出力する。ここでは、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１が“１２ｈ”であるので、フリップフロップ２１５，２１２，２３５，２３２のセット端子Ｓには“Ｌ”が、フリップフロップ２１４，２１３，２１１，２３４，２３３，２３１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ２５〜ＯＲ２１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、フリップフロップ２１５，２１２，２３５，２３２のリセット端子Ｒには“Ｈ”が、フリップフロップ２１４，２１３，２１１，２３４，２３３，２３１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ２１５〜２１１，２３５〜２３１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１は“１２ｈ”になる。
【００６６】
オアゲートＯＲ３５〜ＯＲ３１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１を反転させた信号をフリップフロップ２２５〜２２１，２４５〜２４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１１ｈ”であるので、フリップフロップ２２５，２２１，２４５，２４１のセット端子Ｓには“Ｌ”が、フリップフロップ２２４〜２２２，２４４〜２４２のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ４５〜ＯＲ４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１の値を出力する。すなわち、フリップフロップ２２５，２２１，２４５，２４１のリセット端子Ｒには“Ｈ”が、フリップフロップ２２４〜２２２，２４４〜２４２のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ２２５〜２２１，２４５〜２４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１１ｈ”になる。
【００６７】
同期データＤＯＵＴが“Ｌ”であるので、レベルシフタ２０は、Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡは、それぞれ“Ｌ”になる。インピーダンス・コントロール付出力バッファ３０は、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を有効にして、インピーダンスを決定する。
【００６８】
時刻ｔ２２において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１１ｈ”から“１２ｈ”に変化する。オアゲートＯＲ３５〜ＯＲ３１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１を反転させた信号をフリップフロップ２２５〜２２１，２４５〜２４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”であるので、フリップフロップ２２５，２２２，２４５，２４２のセット端子Ｓには“Ｌ”が、フリップフロップ２２４，２２３，２２１，２４４，２４３，２４１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ４５〜ＯＲ４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１を出力する。すなわち、フリップフロップ２２５，２２２，２４５，２４２のリセット端子Ｒには“Ｈ”が、フリップフロップ２２４，２２３，２２１，２４４，２４３，２４１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ２２５〜２２１，２４５〜２４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１２ｈ”になり、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１がスルーで出力されたことになる。
【００６９】
Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”であるので、インピーダンス・コントロール付出力バッファ３０は、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１に基づいてインピーダンスを決定する。すなわち、ＮチャンネルトランジスタＮＴｒ２がオフからオンに、ＮチャンネルトランジスタＮＴｒ１がオフからオンになる。この場合、出力データＯＵＴを出力しているＮチャンネルトランジスタが変化するため、出力データＯＵＴにノイズが発生することがある。しかし、リセット時であるため、システムボード上に搭載されている他の半導体集積回路もリセットされており、ノイズによる影響はない。
【００７０】
時刻ｔ２３において、リセットＲＢがネゲート（この場合“Ｈ”）に変化する。オアゲートＯＲ１１〜ＯＲ１５，ＯＲ２１〜ＯＲ２５，ＯＲ３１〜ＯＲ３５，ＯＲ４１〜ＯＲ４５は、それぞれ出力を“Ｈ”にする。これにより、フリップフロップ２１１〜２１５，２２１〜２２５はストローブＳＴＲＢの立ち上がりで、フリップフロップ２３１〜２３５は同期データＤＯＵＴの立下りで、フリップフロップ２４１〜２４５は同期データＤＯＵＴの立ち上がりで、それぞれ端子Ｄの値をラッチして出力する動作となる。
【００７１】
時刻ｔ２４において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”から“１１ｈ”に変化する。時刻ｔ２５において、フリップフロップ２２５〜２２１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてフリップフロップ２４５〜２４１に出力する。
【００７２】
時刻ｔ２６において、フリップフロップ２０１は、データＤＩＮをラッチして同期データＤＯＵＴを“Ｈ”にする。同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、フリップフロップ２４５〜２４１は、フリップフロップ２２５〜２２１の出力、すなわち、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴ１をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を“１１ｈ”にする。
【００７３】
同期データＤＯＵＴが“Ｈ”であるので、Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡがそれぞれ“Ｈ”になる。これにより、インピーダンス・コントロール機能付き出力バッファ３０は、インピーダンスを決定するトランジスタをＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０からＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０に切り替える。そして、出力ＯＵＴを“Ｈ”にする。
【００７４】
このようにこの実施の形態２では、インピーダンス制御部が、リセットがアサートの場合、Ｐチャンネルインピーダンスコントロール信号およびＮチャンネルインピーダンスコントロール信号にＰチャンネル制御信号およびＮチャンネル制御信号をスルーで出力するようにしているため、リセット時およびリセットから復帰した場合でも所望のインピーダンスを有することができる。
【００７５】
実施の形態３．
図９〜図１３を用いて本発明の実施の形態３を説明する。図９は、この発明における実施の形態３の半導体集積回路の構成を示すブロック図である。この発明における実施の形態３の半導体集積回路は、入力インピーダンス制御部６０と、インピーダンス・コントロール機能付き入力バッファ５０とを備えている。
【００７６】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍに基づいてインピーダンスを決定する。
【００７７】
図１０は、図９に示したインピーダンス・コントロール機能付き入力バッファ５０がｍ（ｍ＞１，ｍは自然数）個のＰチャンネルトランジスタとＮチャンネルトランジスタとのインピーダンスを終端抵抗として取り扱う場合の構成の概略図である。インピーダンス・コントロール機能付き入力バッファ５０は、反転回路であるインバータＩＶ５１〜ＩＶ５ｍと、ナンドゲートであるＮＤ２１〜ＮＤ２ｍと、ノアゲートであるＮＲ２１〜ＮＲ２ｍと、ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍと、ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍと、比較器３００と、抵抗Ｒ１，Ｒ２とを備えている。
【００７８】
ナンドゲートＮＤ２１〜ＮＤ２ｍの一方にはＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍが入力される。ナンドゲートＮＤ２１〜ＮＤ２ｍのもう一方の入力には電源電圧ＶＤＤが入力される。ナンドゲートＮＤ２１〜ＮＤ２ｍの出力は、ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍのゲートに接続される。すなわち、ナンドゲートＮＤ２１〜ＮＤ２ｍは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍに基づいてＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍを制御（オンまたはオフ）してインピーダンスを決定する。
【００７９】
ノアゲートＮＲ２１〜ＮＲ２ｍの一方にはＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍがインバータＩＶ５１〜ＩＶ５ｍを介して入力される。ノアゲートＮＲ２１〜ＮＲ２ｍのもう一方は接地される。ノアゲートＮＲ２１〜ＮＲ２ｍの出力は、ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍのゲートに接続される。すなわち、ノアゲートＮＲ２１〜ＮＲ２ｍは、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍに基づいてＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍを制御（オンまたはオフ）してインピーダンスを決定する。
【００８０】
ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍのソースは、電源電圧に接続される。ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍのドレインは、抵抗Ｒ１に接続される。ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍのソースは、抵抗Ｒ２に接続される。ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍのドレインは接地される。抵抗Ｒ１と抵抗Ｒ２は比較器３００の反転入力に接続される。
【００８１】
比較器３００は、反転入力に入力された基準電圧ＶＲＥＦと半導体集積回路の外部端子から比較器３００の非反転入力に入力される入力データＤＡＴＡＩＮとを比較して、比較した結果であるデータＢＤＡＴＡを入力インピーダンス制御部６０に出力する。
【００８２】
入力インピーダンス制御部６０は、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍおよびＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍに基づいて、データＢＤＡＴＡをラッチするタイミングとは異なるタイミングでＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍをインピーダンス・コントロール機能付き入力バッファ５０に出力する。
【００８３】
図１１は、図９に示した入力インピーダンス制御部６０の一例を示す回路図である。入力インピーダンス制御部６０は、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするフリップフロップ３０１，３１１〜３１ｍ，３２１〜３２ｍと、クロック端子Ｔに入力される信号の立下りでデータをラッチするフリップフロップ３０２とを備えている。
【００８４】
リセットＲＢがネゲートの場合、フリップフロップ３１１〜３１ｍは、クロックＣＫの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを出力する。リセットＲＢがアサートの場合、フリップフロップ３１１〜３１ｍは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを“Ｌ”にする。
【００８５】
リセットＲＢがネゲートの場合、フリップフロップ３２１〜３２ｍは、クロックＣＫの立ち上がりでＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを出力する。リセットＲＢがアサートの場合、フリップフロップ３２１〜２１ｍは、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを“Ｌ”にする。
【００８６】
リセットＲＢがネゲートの場合、フリップフロップ３０１は、クロックＣＫの立ち上がりでデータＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３０２はクロックの立下りでデータＢＤＡＴＡをラッチして出力データＹ１を出力する。リセットがアサートの場合、フリップフリップ３０１，３０２は、出力データＹ１，Ｙ２をそれぞれ“Ｌ”にする。
【００８７】
つぎに、図１２および図１３のタイムチャートを参照して、この実施の形態３の半導体集積回路の動作を説明する。図１２および図１３のタイムチャートは、インピーダンス・コントロール機能付き入力バッファ５０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｍがそれぞれ５の時のタイムチャートである。
【００８８】
ます、図１２のタイムチャートを参照して、リセットＲＢがネゲート（この場合“Ｈ”）の場合の半導体集積回路の動作を説明する。時刻ｔ３１において、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１０ｈ”から“１２ｈ”に変化する。
【００８９】
時刻ｔ３２において、クロックＣＫが立ち上がると、フリップフロップ３０１は、データＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３１５〜３１１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を出力する。フリップフロップ３２５〜３２１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力する。時刻ｔ３１において、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１０ｈ”から“１２ｈ”に変化しているので、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１が“１０ｈ”から“１２ｈ”に変化する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ２が“Ｌ”から“Ｈ”に変化する。ナンドゲートＮＤ２２は出力を“Ｌ”にして、ＰチャンネルトランジスタＰＴｒ１１２をオンにする。これにより、インピーダンス・コントロール機能付き入力バッファ５０のインピーダンスが切り替わり、基準電圧ＶＲＥＦにノイズが発生し、データＢＤＡＴＡにもノイズが発生する。このノイズは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が変化してから、ナンドゲートＮＤ２５〜ＮＤ２１およびインバータＩＶ５５〜ＩＶ５１とノアゲートＮＲ２５〜ＮＲ２１を介してＰチャンネルトランジスタＰＴｒ１１５〜ＰＴｒ１１１およびＮチャンネルトランジスタＮＴｒ１１５〜ＮＴｒ１１１を切り替える遅延を持って発生する。ここでは、データＢＤＡＴＡをラッチするフリップフロップ３０１とインピーダンスを切り替えるためのＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力するフリップフロップ３１５〜３１１，３２５〜３２１とをクロックＣＫで同期させている。これにより、フリップフロップ３０１は、ノイズが発生する前のデータＢＤＡＴＡをラッチすることができる。
【００９０】
時刻ｔ３３において、クロックＣＫが立下がると、フリップフロップ３０２は、データＢＤＡＴＡをラッチして出力Ｙ１を出力する。すなわち、フリップフロップ３０２は、インピーダンスを切り替えてからクロックＣＫの１／２周期たった後にデータＢＤＡＴＡをラッチして出力Ｙ１を出力する。
【００９１】
時刻ｔ３５において、クロックＣＫが立ち上がると、フリップフロップ３０１は、データＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３１５〜３１１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を出力する。フリップフロップ３２５〜３２１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力する。時刻ｔ３４において、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１０ｈ”から“１１ｈ”に変化しているので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が“１０ｈ”から“１１ｈ”に変化する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１が“Ｌ”から“Ｈ”に変化する。オアゲートＯＲ２１は出力を“Ｈ”にして、ＮチャンネルトランジスタＮＴｒ１１２をオンにする。これにより、インピーダンス・コントロール機能付き入力バッファ５０のインピーダンスが切り替わり、基準電圧ＶＲＥＦにノイズが発生し、データＢＤＡＴＡにもノイズが発生する。
【００９２】
時刻ｔ３６において、クロックＣＫが立下がると、フリップフロップ３０２は、データＢＤＡＴＡをラッチして出力Ｙ１を出力する。すなわち、フリップフロップ３０２は、インピーダンスを切り替えてからクロックＣＫの１／２周期たった後にデータＢＤＡＴＡをラッチして出力Ｙ１を出力する。
【００９３】
つぎに、図１３のタイムチャートを参照して、リセットＲＢがアサートの場合の半導体集積回路の動作を説明する。時刻ｔ４１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ３０１，３０２，３１５〜３１１，３２５〜３２１は、それぞれ出力を“Ｌ”にする。すなわち、インピーダンス・コントロール機能付き入力バッファ５０の入力データＤＡＴＡＩＮの値に関係なく、半導体集積回路内部への出力データＹ０，Ｙ１は“Ｌ”になる。また、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１およびＮチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１の値に関係なく、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１はすべて“Ｌ”になる。
【００９４】
Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１がそれぞれ“００ｈ”となり、インピーダンス・コントロール機能付き入力バッファ５０のインピーダンスが切り替わる。このとき、フリップフロップ３０１，３０２は、リセットＲＢにより出力データＹ０，Ｙ１を“Ｌ”にするので、出力データＹ０，Ｙ１にノイズは発生しない。
【００９５】
時刻ｔ４２において、リセットＲＢがネゲート（この場合“Ｈ”）になる。時刻ｔ４３において、クロックＣＫが立ち上がると、フリップフロップ３０１は、データＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３１５〜３１１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を出力する。Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１は“１２ｈ”であるので、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１が“００ｈ”から“１２ｈ”に変化する。
【００９６】
フリップフロップ３２５〜３２１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力する。Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１は“１１ｈ”であるので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が“００ｈ”から“１１ｈ”に変化する。
【００９７】
Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が変化すると、インピーダンス・コントロール機能付き入力バッファ５０は、インピーダンスを切り替える。すなわち、インピーダンス・コントロール機能付き入力バッファ５０は、リセットＲＢがネゲートになった後、つぎのクロックＣＫの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１およびＮチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１で指定されたインピーダンスとなる。
【００９８】
このようにこの実施の形態３では、入力インピーダンス制御部６０が、任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号を、インピーダンス・コントロール機能付き入力バッファ５０の出力をラッチするタイミングとは異なるタイミングでインピーダンスを切り替えるようにしている。これにより、インピーダンスの切り替えによるノイズの影響を受けることなく、半導体集積回路内部に出力データＹ０，Ｙ１を供給することができる。
【００９９】
実施の形態４．
図１４〜図１６を用いて本発明の実施の形態４を説明する。実施の形態３では、入力インピーダンス制御部が、任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号を、インピーダンス・コントロール機能付き入力バッファの出力をラッチするタイミングとは異なるタイミングでインピーダンスを切り替えるようにして、ノイズの影響を受けることなく半導体集積回路内部に出力データを供給するようにした。しかしながら、図１３に示したように、リセットがアサートからネゲートにした場合、つぎのクロックの立ち上がりまでの時間（時刻ｔ４２から時刻ｔ４３）は、所望のインピーダンスにすることができないという問題があった。
【０１００】
この実施の形態４では、このような問題を改善するために、リセットがアサートの場合にもＰチャンネル制御信号およびＮチャンネル制御信号に基づいてインピーダンスの変更を可能とし、リセットがネゲートになった場合に、すぐに所望のインピーダンスに変更することができるようにするものである。
【０１０１】
図１４は、この発明における実施の形態４の半導体集積回路の構成を示すブロック図である。この実施の形態４における半導体集積回路では、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍのタイミングを制御するためのストローブＳＴＲＢが入力インピーダンス制御部７０に入力されている。実施の形態３と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【０１０２】
図１５は、図１４に示した入力インピーダンス制御部７０の一例を示すブロック図である。入力インピーダンス制御部７０は、反転回路であるインバータＩＶ３１〜ＩＶ３ｍ，ＩＶ４１〜ＩＶ４ｍと、オアゲートであるＯＲ５１〜ＯＲ５ｍ，ＯＲ６１〜ＯＲ６ｍ、ＯＲ７１〜ＯＲ７ｍ，ＯＲ８１〜ＯＲ８ｍと、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするセット機能付きフリップフロップ４０１と、クロック端子Ｔに入力される信号の立下りでデータをラッチするセット機能付きフリップフロップ４０２と、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするセット・リセット機能付きフリップフロップ４１１〜４１ｍ，４２１〜４２ｍ，４３１〜４３ｍ，４４１〜４４ｍとを備えている。
【０１０３】
リセットＲＢがネゲートの場合、フリップフロップ４０１は、クロックＣＫの立ち上がりでデータＢＤＡＴＡをラッチして出力データＹ０として出力する。リセットＲＢがアサートの場合、フリップフロップ４０１は、出力データＹ０を“Ｌ”にする。
【０１０４】
リセットＲＢがネゲートの場合、フリップフロップ４０２は、クロックＣＫの立下りでデータＢＤＡＴＡをラッチして出力データＹ１として出力する。リセットＲＢがアサートの場合、フリップフロップ４０２は、出力データＹ１を“Ｌ”にする。
【０１０５】
リセットＲＢがネゲートの場合、フリップフリップ４１１〜４１ｍは、ストローブＳＴＲＢの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをラッチして、フリップフロップ４３１〜４３ｍに出力する。フリップフロップ４３１〜４３ｍは、クロックＣＫの立ち上がりでフリップフロップ４１１〜４１ｍの出力をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを出力する。すなわち、フリップフロップ２３１〜２３ｍは、フリップフロップ４１１〜４１ｍを介してＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをラッチして、クロックＣＫに同期してＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを出力する。
【０１０６】
リセットＲＢがアサートの場合、オアゲートＯＲ５１〜ＯＲ５ｍは、インバータＩＶ３１〜ＩＶ３ｍを介して入力されたＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをフリップフロップ４１１〜４１ｍ，４３１〜４３ｍのセット端子Ｓに出力する。オアゲートＯＲ６１〜ＯＲ６ｍは、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをフリップフロップ４１１〜４１ｍ，４３１〜４３ｍのリセット端子Ｒに出力する。これにより、フリップフロップ４１１〜４１ｍ，４３１〜４３ｍは、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍには、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍの値がスルーで出力される。
【０１０７】
リセットＲＢがネゲートの場合、フリップフリップ４２１〜４２ｍは、ストローブＳＴＲＢの立ち上がりでＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをラッチして、フリップフロップ４４１〜４４ｍに出力する。フリップフロップ４４１〜４４ｍは、クロックＣＫの立ち上がりでフリップフロップ４２１〜４２ｍの出力をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを出力する。すなわち、フリップフロップ４４１〜４４ｍは、フリップフロップ４２１〜４２ｍを介してＮチャンネル制御信号をラッチして、クロックＣＫの立ち上がりに同期してＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを出力する。
【０１０８】
リセットＲＢがアサートの場合、オアゲートＯＲ４１〜ＯＲ４ｍは、インバータＩＶ４１〜ＩＶ４ｍを介して入力されたＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをフリップフロップ４２１〜４２ｍ，４４１〜４４ｍのセット端子Ｓに出力する。オアゲートＯＲ８１〜ＯＲ８ｍは、Ｎチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをフリップフロップ４２１〜４２ｍ，４４１〜４４ｍのリセット端子Ｒに出力する。これにより、フリップフロップ４２１〜４２ｍ，４４１〜４４ｍは、Ｎチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍには、Ｎチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍの値がスルーで出力される。
【０１０９】
つぎに、図１６のタイムチャートを参照して、この実施の形態４の半導体集積回路の動作を説明する。図１６のタイムチャートは、インピーダンス・コントロール付き入力バッファ５０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｍがそれぞれ５の時のタイムチャートである。Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹ５およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹ５に基づいてインピーダンスを切り替える動作については実施の形態３と同様の動作となるので、ここではその詳細な説明を省略する。
【０１１０】
時刻ｔ５１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ４０１，４０２は、それぞれ出力データＹ０，Ｙ１を“Ｌ”にする。オアゲートＯＲ５５〜ＯＲ５１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１を反転させた信号をフリップフロップ４１５〜４１１，４３５〜４３１のセット端子Ｓに出力する。ここでは、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１２ｈ”であるので、フリップフロップ４１５，４１２，４３５，４３２のセット端子Ｓには“Ｌ”が、フリップフロップ４１４，４１３，４１１，４３４，４３３，４３１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ６５〜ＯＲ６１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、フリップフロップ４１５，４１２，４３５，４３２のリセット端子Ｒには“Ｈ”が、フリップフロップ４１４，４１３，４１１，４３４，４３３，４３１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ４１５〜４１１，４３５〜４３１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１は“１２ｈ”になる。
【０１１１】
オアゲートＯＲ７５〜ＯＲ７１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１を反転させた信号をフリップフロップ４２５〜４２１，４４５〜４４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１０ｈ”であるので、フリップフロップ４２５，４４５のセット端子Ｓには“Ｌ”が、フリップフロップ４２４〜４２１，４４４〜４４１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ８５〜ＯＲ８１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１の値を出力する。すなわち、フリップフロップ４２５，４４５のリセット端子Ｒには“Ｈ”が、フリップフロップ４２４〜４２１，４４４〜４４１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ４２５〜４２１，４４５〜４４１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１は“１０ｈ”になる。
【０１１２】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１に基づいてインピーダンスを変更する。
【０１１３】
時刻ｔ５２において、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１０ｈ”から“１１ｈ”に変化する。オアゲートＯＲ７５〜ＯＲ７１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１を反転させた信号をフリップフロップ４２５〜４２１，４４５〜４４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１１ｈ”であるので、フリップフロップ４２５，４２１，４４５，４４１のセット端子Ｓには“Ｌ”が、フリップフロップ４２４〜４２２，４４４〜４４２のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ８５〜ＯＲ８１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１の値を出力する。すなわち、フリップフロップ４２５，４２１，４４５，４４１のリセット端子Ｒには“Ｈ”が、フリップフロップ４２４〜４２２，４４４〜４４２のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ４２５〜４２１，４４５〜４４１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１は“１１ｈ”になる。
【０１１４】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１に基づいてインピーダンスを変更する。
【０１１５】
時刻ｔ５３において、リセットＲＢがネゲート（この場合“Ｈ”）に変化する。オアゲートＯＲ５１〜ＯＲ５５，ＯＲ６１〜ＯＲ６５，ＯＲ７１〜ＯＲ７５，ＯＲ８１〜ＯＲ８５は、それぞれ出力を“Ｈ”にする。これにより、フリップフロップ４１１〜４１５，４２１〜４２５はストローブＳＴＲＢの立ち上がりで、フリップフロップ４３１〜４３５，４４１〜４４５はクロックＣＫの立ち上がりで、それぞれ端子Ｄの値をラッチして出力する動作となる。
【０１１６】
時刻ｔ５４において、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１２ｈ”から“１１ｈ”に変化する。時刻ｔ５５において、フリップフロップ４１５〜４１１は、ストローブＳＴＲＢの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてフリップフロップ４３５〜４３１に出力する。フリップフロップ４３５〜４３１は、クロックＣＫの立ち上がりでフリップフロップ４１５〜４１１の出力、すなわち、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を“１１ｈ”にする。
【０１１７】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスこのトロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１に基づいてインピーダンスを切り替える。これにより、データＢＤＡＴＡにノイズが発生するが、実施の形態３で説明したように、データＢＤＡＴＡをラッチするフリップフロップ４０１とインピーダンスを切り替えるためのＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力するフリップフロップ４３５〜４３１，４４５〜４４１とをクロックＣＫで同期させているため、フリップフロップ４０１は、ノイズが発生する前のデータＢＤＡＴＡをラッチすることができる。
【０１１８】
時刻ｔ５６において、クロックＣＫが立下がると、フリップフロップ４０２は、データＢＤＡＴＡをラッチして出力Ｙ１を出力する。すなわち、フリップフロップ４０２は、インピーダンスを切り替えてからクロックＣＫの１／２周期たった後にデータＢＤＡＴＡをラッチして出力Ｙ１を出力する。
【０１１９】
このようにこの実施の形態４では、入力インピーダンス制御部は、リセットがアサートの場合も、Ｐチャンネル制御信号およびＮチャンネル制御信号を有効にするようにしているため、リセット時およびリセットから復帰した場合でも所望のインピーダンスを有することができる。
【０１２０】
【発明の効果】
以上説明したように、この発明にかかる半導体集積回路によれば、インピーダンス制御部は、Ｐチャンネル制御信号を出力データが“Ｌ”の時にインピーダンス・コントロール機能付き出力バッファに出力し、Ｎチャンネル制御信号を出力データが“Ｈ”の時にインピーダンス・コントロール機能付き出力バッファに出力するようにしているため、インピーダンスを切り替える際に出力データのノイズの発生を防止することができる。
【図面の簡単な説明】
【図１】 この発明における実施の形態１の半導体集積回路の構成を示すブロック図である。
【図２】 図１に示したインピーダンス制御部の一例を示す回路図である。
【図３】 図１に示したインピーダンス・コントロール機能付き出力バッファの最終端トランジスタの構成の概略図である。
【図４】 この発明における実施の形態１の半導体集積回路の動作を説明するためのタイムチャートである。
【図５】 この発明における実施の形態１の半導体集積回路の動作を説明するためのタイムチャートである。
【図６】 この発明における実施の形態２の半導体集積回路の構成を示すブロック図である。
【図７】 図６に示したインピーダンス制御部の一例を示す回路図である。
【図８】 この発明における実施の形態２の半導体集積回路の動作を説明するためのタイムチャートである。
【図９】 この発明における実施の形態３の半導体集積回路の構成を示すブロック図である。
【図１０】 図９に示したインピーダンス・コントロール機能付き入力バッファ５０が複数個のＰチャンネルトランジスタとＮチャンネルトランジスタとのインピーダンスを終端抵抗として取り扱う場合の構成の概略図である。
【図１１】 図９に示した入力インピーダンス制御部の一例を示す回路図である。
【図１２】 この発明における実施の形態３の半導体集積回路の動作を説明するためのタイムチャートである。
【図１３】 この発明における実施の形態３の半導体集積回路の動作を説明するためのタイムチャートである。
【図１４】 この発明における実施の形態４の半導体集積回路の構成を示すブロック図である。
【図１５】 図１４に示した入力インピーダンス制御部の一例を示す回路図である。
【図１６】 この発明における実施の形態４の半導体集積回路の動作を説明するためのタイムチャートである。
【符号の説明】
１０，４０ インピーダンス制御部、２０ レベルシフタ、３０ インピーダンス・コントロール機能付き出力バッファ、５０ インピーダンス・コントロール機能付き入力バッファ、６０，７０ 入力インピーダンス制御部、３００ 比較器、１０１，１１１〜１１ｎ，１２１〜１２ｎ，２０１，２１１〜２１ｎ，２２１〜２２ｎ，２３１〜２３ｎ，２４１〜２４ｎ，３０１，３０２，３１１〜３１ｍ，３２１〜３２ｍ，４０１，４０２，４１１〜４１ｍ，４２１〜４２ｍ，４３１〜４３ｍ，４４１〜４４ｍ フリップフロップ、ＩＶ１〜ＩＶｎ，ＩＶ１１〜ＩＶ１ｎ、ＩＶ２１〜ＩＶ２ｎ，ＩＶ３１〜ＩＶ３ｍ，ＩＶ４１〜ＩＶ４ｍ，ＩＶ５１〜ＩＶ５ｍ インバータ、ＮＤ１〜ＮＤｎ，ＮＤ２１〜ＮＤ２ｍ ナンドゲート、ＯＲ１１〜ＯＲ１ｎ，ＯＲ２１〜ＯＲ２ｎ，ＯＲ３１〜ＯＲ３ｎ，ＯＲ４１〜ＯＲ４ｎ，ＯＲ５１〜ＯＲ５ｍ，ＯＲ６１〜ＯＲ６ｍ，ＯＲ７１〜ＯＲ７ｍ，ＯＲ８１〜ＯＲ８ｍ オアゲート、ＮＲ１〜ＮＲｎ，ＮＲ２１〜ＮＲ２ｍノアゲート、ＰＴｒ１〜ＰＴｒｎ，ＰＴｒ１１１〜ＰＴｒ１１ｍ Ｐチャンネルトランジスタ、ＮＴｒ１〜ＮＴｒｎ，ＮＴｒ１１１〜ＮＴｒ１１ｍ Ｎチャンネルトランジスタ。
【発明の属する技術分野】
本発明は、半導体集積回路の入力バッファおよび出力バッファに関するものであり、特にインピーダンス・コントロール機能付き入力バッファまたはインピーダンス・コントロール機能付き出力バッファを有する半導体集積回路に関するものである。
【０００２】
【従来の技術】
システムボード上には複数の半導体集積回路が搭載されている。その中の半導体集積回路の１つが、たとえば、システムボード上の複数の半導体集積回路を制御している場合、その伝送経路は長短複雑なものとなる。半導体集積回路が、最も長い伝送経路を介して信号を伝送するためには、駆動能力の大きい出力バッファを用いなければならない。すなわち、内部インピーダンスの低い出力バッファを用いなければならない。
【０００３】
しかしながら、内部インピーダンスの低い出力バッファを用いると反射、干渉、ノイズ等の影響が大きくなってしまう。したがって、反射、干渉、ノイズ等の影響を考えると、駆動能力の小さい出力バッファ（内部インピーダンスの高い出力バッファ）を用いたほうがよい。
【０００４】
また、システムボード上の伝送経路が長い場合には、伝送経路の特性インピーダンスに適した内部インピーダンスを有する出力バッファで駆動しないと、反射が大きくなってしまう。
【０００５】
このような問題を改善するために、伝送経路に適応した内部インピーダンスに調整することができるインピーダンス・コントロール機能付き出力バッファがある。従来のインピーダンス・コントロール機能付き出力バッファは、ＰチャンネルトランジスタとＮチャンネルトランジスタをそれぞれ複数段備えている。インピーダンス・コントロール機能付き出力バッファの出力が“Ｈ”の場合には、Ｎチャンネルトランジスタのゲートに接続されている制御信号によりすべてのＮチャンネルトランジスタをオフにする。そして、Ｐチャンネルトランジスタのゲートに接続された制御信号によりＰチャンネルトランジスタをそれぞれオンまたはオフにしてインピーダンスを調整する。インピーダンス・コントロール機能付き出力バッファの出力が“Ｌ”の場合には、Ｐチャンネルトランジスタのゲートに接続された制御信号によりすべてのＰチャンネルトランジスタをオフにする。そして、Ｎチャンネルトランジスタのゲートに接続された制御信号によりＮチャンネルトランジスタをそれぞれオンまたはオフにしてインピーダンスを調整する（たとえば、特許文献１参照）。
【０００６】
【特許文献１】
特開平１１−１７７３８０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、制御信号により内部インピーダンスを切り替えて伝送経路に適したインピーダンスに調整することはできるが、インピーダンスを切り替える際に出力信号にノイズが生じるという問題がある。すなわち、ＰチャンネルトランジスタまたはＮチャンネルトランジスタのオン／オフの切り替えにより出力信号にノイズが生じ、その信号により駆動されるシステムボード上の半導体集積回路が誤動作してしまうという問題がある。
【０００８】
また、システムボード上に搭載する半導体集積回路すべてがインピーダンス・コントロール機能付き出力バッファを備えているとは限らない。制御信号を出力する半導体集積回路がインピーダンス・コントロール機能付き出力バッファを備えていない場合には、制御される側の半導体集積回路の入力バッファにおいて伝送経路の特性インピーダンスに適したインピーダンスを調節しなければならない。しかしながら、上記従来技術では、入力バッファの内部インピーダンスを制御する技術は開示されていない。したがって、上記従来技術では、インピーダンス・コントロール機能付き出力バッファを備えていない半導体集積回路に制御される場合、伝送経路の特性インピーダンスに適応することができずに、反射、干渉、ノイズ等の影響が大きくなってしまうという問題があった。
【０００９】
この発明は上記に鑑みてなされたもので、インピーダンス・コントロール機能付き入力バッファまたはインピーダンス・コントロール機能付き出力バッファのインピーダンスを切り替える際に発生するノイズに影響を受けることなくデータを出力する半導体集積回路を得ることを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかる半導体集積回路は、任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号に基づいて外部に出力する出力データの出力インピーダンスを変更する機能を有する半導体集積回路において、複数のＰチャンネルトランジスタおよび複数のＮチャンネルトランジスタを有し、前記出力データが第１の出力レベルの場合、前記複数のＮチャンネルトランジスタにより出力インピーダンスを決定し、前記出力データが第２の出力レベルの場合、前記複数のＰチャンネルトランジスタにより出力インピーダンスを決定するインピーダンス・コントロール機能付き出力バッファと、前記Ｐチャンネル制御信号と前記Ｎチャンネル制御信号とを保持する複数のフリップフロップ回路を含む制御信号保持部を有し、前記出力データが前記第１の出力レベルの場合に前記フリップフロップ回路にて前記Ｐチャンネル制御信号を保持し前記インピーダンス・コントロール機能付き出力バッファに出力し、前記出力データが前記第２の出力レベルの場合に前記フリップフロップ回路にて前記Ｎチャンネル制御信号を保持し、前記インピーダンス・コントロール機能付き出力バッファに出力するように前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号のタイミングを制御するインピーダンス制御部と、を備えることを特徴とする。
【００１１】
この発明によれば、インピーダンス制御部は、出力データが“Ｌ”の時にＰチャンネル制御信号をインピーダンス・コントロール機能付き出力バッファに出力し、出力データが“Ｈ”の時にＮチャンネル制御信号をインピーダンス・コントロール機能付き出力バッファに出力するようにしている。
【００１２】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる半導体集積回路の好適な実施の形態を詳細に説明する。
【００１３】
実施の形態１．
図１〜図５を用いて本発明の実施の形態１を説明する。図１は、この発明における実施の形態１の半導体集積回路の構成を示すブロック図である。この発明における実施の形態１の半導体集積回路は、インピーダンス制御部１０と、レベルシフタ２０と、インピーダンス・コントロール機能付き出力バッファ３０とを備えている。
【００１４】
インピーダンス制御部１０は、データＤＩＮ，インピーダンス・コントロール機能付き出力バッファ３０のインピーダンスを制御するためのｎ（ｎ＞１，ｎは自然数）本のＰチャンネ制御信号ＰＣＮＴ１〜ＰＣＮＴｎとｎ本のＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎ，クロックＣＫおよびリセットＲＢに基づいて、インピーダンス・コントロール機能付き出力バッファ３０のインピーダンスを所定のタイミングで切り替えるためのｎ本のＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎとｎ本のＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを生成する。ｎは、後述するインピーダンス・コントロール機能付き出力バッファ３０の最終端トランジスタの数で決定する。生成したＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎをインピーダンス・コントロール機能付き出力バッファ３０に出力する。また、データＤＩＮをクロックＣＫに同期させた同期データＤＯＵＴをレベルシフタ２０に出力する。
【００１５】
図２は、図１のインピーダンス制御部１０の一例を示す回路図である。インピーダンス制御部１０は、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするリセット機能付きフリップフロップ１０１，１２１〜１２ｎと、クロック端子Ｔの立下りでデータをラッチするフリップフロップ１１１〜１１ｎとを備えている。リセットＲＢがネゲートの場合、フリップフロップ１０１は、クロックＣＫの立ち上がりでデータＤＩＮをラッチして、同期データＤＯＵＴとして出力する。また、フリップフロップ１０１は、同期データＤＯＵＴをフリップフロップ１１１〜１１ｎ，１２１〜１２ｎのクロック端子Ｔに出力する。リセットＲＢがアサートの場合、フリップフロップ１０１は、同期データＤＯＵＴを“Ｌ”にする。
【００１６】
リセットＲＢがネゲートの場合、フリップフロップ１１１〜１１ｎは、同期データＤＯＵＴの立下りでＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎを出力する。リセットＲＢがアサートの場合、フリップフロップ１１１〜１１ｎは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎをすべて“Ｌ”にする。
【００１７】
リセットＲＢがネゲートの場合、フリップフロップ１２１〜１２ｎは、同期データＤＯＵＴの立ち上がりでＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを出力する。リセットＲＢがアサートの場合、フリップフロップ１２１〜１２ｎは、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎをすべて“Ｌ”にする。
【００１８】
レベルシフタ２０は、同期データＤＯＵＴをインピーダンス・コントロール機能付き出力バッファ３０に合わせたレベルに調整して、Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡを生成する。生成したＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをインピーダンス・コントロール機能付き出力バッファ３０に出力する。
【００１９】
インピーダンス・コントロール機能付き出力バッファ３０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎに基づいたインピーダンスで出力データＯＵＴを出力する。
【００２０】
図３は、図１に示したインピーダンス・コントロール機能付き出力バッファ３０の最終端トランジスタの構成の概略図である。インピーダンス・コントロール機能付き出力バッファ３０は、反転ゲートであるインバータＩＶ１〜ＩＶｎと、ナンドゲートであるＮＤ０〜ＮＤｎと、ノアゲートであるＮＲ０〜ＮＲｎと、ＰチャンネルトランジスタＰＴｒ０〜ＰＴｒｎと、ＮチャンネルトランジスタＮＴｒ０〜ＮＴｒｎとを備えている。
【００２１】
ナンドゲートＮＤ０の一方にはＰチャンネルトランジスタ用データＰＤＡＴＡが入力され、もう一方の入力には、電源電圧ＶＤＤが入力される。ナンドゲートＮＤ０の出力は、ＰチャンネルトランジスタＰＴｒ０のゲートに接続される。すなわち、ＰチャンネルトランジスタＰＴｒ０は、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”の時の、最小インピーダンスとなる。
【００２２】
ナンドゲートＮＤ１〜ＮＤｎの一方にはＰチャンネルトランジスタ用データＰＤＡＴＡが、もう一方の入力には、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎがそれぞれ入力される。ナンドゲートＮＤ１〜ＮＤｎの出力は、それぞれＰチャンネルトランジスタＰＴｒ１〜ＰＴｒｎのゲートに接続される。すなわち、ナンドゲートＮＤ１〜ＮＤｎは、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”の時に、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎに基づいてｎ個のＰチャンネルトランジスタＰＴｒ１〜ＰＴｒｎを制御（オンまたはオフ）してインピーダンスを決定する。
【００２３】
ノアゲートＮＲ０の一方にはＮチャンネルトランジスタ用データＮＤＡＴＡが入力され、もう一方の入力は接地される。ノアゲートＮＲ０の出力は、ＮチャンネルトランジスタＮＴｒ０のゲートに接続される。すなわち、ＮチャンネルトランジスタＮＴｒ０は、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”の時の、最小インピーダンスとなる。
【００２４】
ノアゲートＮＲ１〜ＮＲｎの一方にはＮチャンネルトランジスタ用データＮＤＡＴＡが、もう一方の入力には、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎがインバータＩＶ１〜ＩＶｎを介してそれぞれ入力される。ノアゲートＮＲ１〜ＮＲｎの出力は、それぞれＮチャンネルトランジスタＮＴｒ１〜ＮＴｒｎのゲートに接続される。すなわち、ノアゲートＮＲ１〜ＮＲｎは、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”の時に、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎに基づいてｎ個のＮチャンネルトランジスタＮＴｒ１〜ＮＴｒｎを制御（オンまたはオフ）してインピーダンスを決定する。
【００２５】
つぎに、図４および図５のタイムチャートを参照して、この実施の形態１の半導体集積回路の動作を説明する。図４および図５のタイムチャートは、インピーダンス・コントロール機能付き出力バッファ３０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｎがそれぞれ５の時のタイムチャートである。
【００２６】
ます、図４のタイムチャートを参照して、リセットＲＢがネゲート（この場合“Ｈ”）の場合の半導体集積回路の動作を説明する。フリップフロップ１０１は、クロックＣＫの立ち上がりに同期してデータＤＩＮをラッチして、同期データＤＯＵＴをフリップフロップ１１１〜１１ｎのクロック端子Ｔに出力する。すなわち、フリップフロップ１０１は、データＤＩＮが“Ｈ”の場合、クロックＣＫの立ち上がりで同期データＤＯＵＴを“Ｈ”に、データＤＩＮが“Ｌ”の場合、クロックＣＫの立ち上がりで同期データＤＯＵＴを“Ｌ”にする。
【００２７】
時刻ｔ１において、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１が“１０ｈ”から“１２ｈ”に変化する。すなわち、Ｐチャンネル制御信号ＰＣＮＴ２が“Ｌ”から“Ｈ”に変化する。しかし、同期データＤＯＵＴが“Ｈ”であるのでＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ２は“Ｌ”のまま変化しない。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜１は、“１０ｈ”のまま変化しない。
【００２８】
時刻ｔ２において、同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、フリップフロップ１１５〜１１１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１を出力する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ２が“Ｌ”から“Ｈ”に変化して、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１が“１０ｈ”から“１２ｈ”に変化する。このとき、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１０ｈ”から“１２ｈ”に変化しているが、同期データＤＯＵＴは“Ｈ”から“Ｌ”に変化しているためＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は、“１０ｈ”のまま変化しない。
【００２９】
同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化するとレベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｈ”から“Ｌ”にする。
【００３０】
Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ナンドゲートＮＤ５〜ＮＤ０はそれぞれ出力を“Ｈ”にする。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０はオフになる。
【００３１】
一方、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ０は出力を“Ｈ”にする。これにより、ＮチャンネルトランジスタＮＴｒ０がオンになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１０ｈ”である。したがって、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ５〜ＮＲ１は出力を“１０ｈ”にする。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となり、ＮチャンネルトランジスタＮＴｒ５がオンに、ＮチャンネルトランジスタＮＴｒ４〜ＮＴｒ１がオフになる。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定したインピーダンスに変更される。そして、出力データＯＵＴは“Ｌ”になる。
【００３２】
時刻ｔ３において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”から“１１ｈ”に変化する。しかし、同期データＤＯＵＴが“Ｌ”のままであるのでＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１０ｈ”のまま変化しない。
【００３３】
時刻ｔ４において、同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、フリップフロップ１２５〜１２１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を“１１ｈ”にする。
【００３４】
同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化するとレベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｌ”から“Ｈ”にする。
【００３５】
Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ノアゲートＮＲ５〜ＮＲ０はそれぞれ出力を“Ｌ”にする。これにより、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０はオフになる。
【００３６】
一方、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＲ０は出力を“Ｌ”にする。これにより、ＰチャンネルトランジスタＰＴｒ０がオンになる。また、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１は“１２ｈ”である。したがって、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＤ５〜ＮＤ１は、出力を“０ｄｈ”にする。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１が有効となり、ＰチャンネルトランジスタＰＴｒ４，ＰＴｒ３，ＰＴｒ１がオフに、ＰチャンネルトランジスタＰＴｒ５，ＰＴｒ２がオンになる。これにより、時刻ｔ２から時刻ｔ４までＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定されていたインピーダンスは、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定したインピーダンスに変更される。そして、出力データＯＵＴは“Ｈ”になる。
【００３７】
時刻ｔ５において、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１が“１１ｈ”に変化するが、時刻ｔ１と同様に同期データＤＯＵＴが“Ｈ”であるので、Ｐチャンネルインピーダンスコントロール信号は“１２ｈ”のまま変化しない。
【００３８】
時刻ｔ６において、同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、レベルシフタ２０は、時刻ｔ２と同様にＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡを“Ｌ”にする。これにより、ナンドゲートＮＤ５〜ＮＤ０の出力が“Ｈ”になり、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０がオフになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となる。すなわち、時刻ｔ４から時刻ｔ６までＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定したインピーダンスに変更される。そして、出力データＯＵＴは“Ｌ”になる。
【００３９】
つぎに、図５のタイムチャートを参照して、リセットＲＢがアサートの場合の半導体集積回路の動作を説明する。時刻ｔ１１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ１０１，１１５〜１１１，１２５〜１２１は、それぞれ出力を“Ｌ”する。すなわち、データＤＩＮ，Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１およびＮチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１の値に関係なく、同期データＤＯＵＴ，Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１，Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１がすべて“Ｌ”になる。
【００４０】
同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化するとレベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｈ”から“Ｌ”にする。
【００４１】
Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ナンドゲートＮＤ５〜ＮＤ０はそれぞれ出力を“Ｈ”にする。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０はオフになる。
【００４２】
一方、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ０は出力を“Ｈ”にする。これにより、ＮチャンネルトランジスタＮＴｒ０がオンになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“００ｈ”である。したがって、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ５〜ＮＲ１は、出力を“００ｈ”にする。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となりＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がすべてオフになる。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１で決定されたインピーダンスに変更される。すなわち、ＮチャンネルトランジスタＮＴｒ０だけがオンとなり、最小インピーダンスとなる。そして、出力データＯＵＴは“Ｌ”になる。
【００４３】
時刻ｔ１２において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１０ｈ”から“１２ｈ”に変化する。しかし、リセットＲＢが“Ｌ”であるので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“００ｈ”のまま変化しない。
【００４４】
時刻ｔ１３において、リセットＲＢがネゲート（この場合“Ｈ”）になる。しかし、同期データＤＯＵＴは“Ｌ”のままであるのでＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は変化しない。すなわち、インピーダンス・コントロール機能付き出力バッファ３０のインピーダンスは変化しない。
【００４５】
時刻ｔ１４において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”から“１１ｈ”に変化する。しかし、同期データＤＯＵＴは“Ｌ”のままであるので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“００ｈ”のまま変化しない。
【００４６】
時刻ｔ１５において、同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、フリップフロップ１２５〜１２１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を“１１ｈ”にする。
【００４７】
同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、レベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｌ”から“Ｈ”にする。
【００４８】
Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ノアゲートＮＲ５〜ＮＲ０はそれぞれ出力を“Ｌ”にする。これにより、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０はオフになる。
【００４９】
一方、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＲ０は出力を“Ｌ”にする。これにより、ＰチャンネルトランジスタＰＴｒ０がオンになる。また、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１は、“００ｈ”である。したがって、Ｐチャンネルトランジスタ用データＰＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＤ５〜ＮＤ１は、出力を“１ｆｈ”にする。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１が有効となり、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がすべてオフになる。これにより、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１で決定されていたインピーダンスは、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１で決定されたインピーダンスに変更される。すなわち、ＰチャンネルトランジスタＰＴｒ０だけがオンとなり、最小インピーダンスとなる。そして、出力データＯＵＴは“Ｈ”になる。
【００５０】
時刻ｔ１６において、同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、フリップフロップ１１５〜１１１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１を“１１ｈ”にする。
【００５１】
同期データＤＯＵＴが“Ｈ”から“Ｌ”に変化すると、レベルシフタ２０は、同期データＤＯＵＴのレベルを調整してＰチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡをそれぞれ“Ｈ”から“Ｌ”にする。
【００５２】
Ｐチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、ナンドゲートＮＤ５〜ＮＤ０はそれぞれ出力を“Ｈ”にする。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０はオフになる。
【００５３】
一方、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ０は出力を“Ｈ”にする。これにより、ＮチャンネルトランジスタＮＴｒ０がオンになる。また、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は、“１１ｈ”である。したがって、Ｎチャンネルトランジスタ用データＮＤＡＴＡが“Ｈ”から“Ｌ”に変化すると、ノアゲートＮＲ５〜ＮＲ１は、出力を“１１ｈ”にする。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１が有効となり、ＮチャンネルトランジスタＮＴｒ４〜ＮＴｒ２がオフに、ＮチャンネルトランジスタＮＴｒ５，ＮＴｒ１がオンになる。これにより、ＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０で決定されていたインピーダンスは、ＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０で決定されたインピーダンスに変更される。そして、出力データＯＵＴは“Ｌ”になる。
【００５４】
このように、インピーダンス制御部１０は、インピーダンス・コントロール機能付き出力バッファ３０のＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がオフになる時にＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１を変化させる。また、インピーダンス・コントロール機能付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を変化させるようにしているため、インピーダンスを切り替える際に出力データのノイズの発生を防止することができる。
【００５５】
実施の形態２．
図６〜図８を用いて本発明の実施の形態２を説明する。実施の形態１では、インピーダンス制御部が、Ｐチャンネル制御信号を出力データが“Ｌ”の時にインピーダンス・コントロール機能付き出力バッファに出力し、Ｎチャンネル制御信号を出力データが“Ｈ”の時にインピーダンス・コントロール機能付き出力バッファに出力するようにして、インピーダンスを切り替える際に出力データのノイズの発生を防止している。しかしながら、図５に示したように、リセットＲＢをアサートからネゲートにした場合、インピーダンス・コントロール機能付き出力バッファのインピーダンスをＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１またはＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１により指定されたインピーダンスに変更する時間（時刻ｔ１３から時刻ｔ１６）は、データＤＡＴＡの変化に依存してしまう。すなわち、リセットＲＢがネゲートになっても、すぐに所望のインピーダンスに変更することができないという問題があった。
【００５６】
この実施の形態２では、このような問題を改善するために、リセットＲＢがアサートの場合にもＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１またはＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１に基づいてインピーダンスの変更を可能とし、リセットＲＢがネゲートになった場合に、データＤＡＴＡに依存することなく所望のインピーダンスに変更することができるようにするものである。
【００５７】
図６は、この発明における実施の形態２の半導体集積回路の構成を示すブロック図である。この実施の形態２における半導体集積回路では、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎのタイミングを制御するためのストローブＳＴＲＢがインピーダンス制御部４０に入力されている。実施の形態１と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【００５８】
図７は、図６に示したインピーダンス制御部４０の一例を示すブロック図である。インピーダンス制御部４０は、反転回路であるインバータＩＶ１１〜ＩＶ１ｎ，ＩＶ２１〜ＩＶ２ｎと、オアゲートであるＯＲ１１〜ＯＲ１ｎ，ＯＲ２１〜ＯＲ２ｎ，ＯＲ３１〜ＯＲ３ｎ，ＯＲ４１〜ＯＲ４ｎと、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするリセット機能付きフリップフロップ２０１と、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするセット・リセット機能付きフリップフロップ２１１〜２１ｎ，２２１〜２２ｎ，２４１〜２４ｎと、クロック端子Ｔに入力される信号の立下りでデータをラッチするセット・リセット機能付きフリップフロップ２３１〜２３ｎとを備えている。
【００５９】
リセットＲＢがネゲートの場合、フリップフロップ２０１は、クロックＣＫの立ち上がりでデータＤＩＮをラッチして、同期データＤＯＵＴとして出力する。また、フリップフロップ２０１は、同期データＤＯＵＴをフリップフロップ２３１〜２３ｎ，２４１〜２４ｎのクロック端子Ｔに出力する。リセットＲＢがアサートの場合、フリップフロップ１０１は、同期データＤＯＵＴを“Ｌ”にする。
【００６０】
リセットＲＢがネゲートの場合、フリップフリップ２１１〜２１ｎは、ストローブＳＴＲＢの立ち上がりでＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをラッチして、フリップフロップ２３１〜２３ｎに出力する。フリップフロップ２３１〜２３ｎは、同期データＤＯＵＴの立下りでフリップフロップ２１１〜２１ｎの出力をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎを出力する。すなわち、フリップフロップ２３１〜２３ｎは、フリップフロップ２１１〜２１ｎを介してＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎ１をラッチして、同期データＤＯＵＴの立下りに同期してＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎを出力する。
【００６１】
リセットＲＢがアサートの場合、オアゲートＯＲ１１〜ＯＲ１ｎは、インバータＩＶ１１〜ＩＶ１ｎを介して入力されたＰチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをフリップフロップ２１１〜２１ｎ，２３１〜２３ｎのセット端子Ｓに出力する。オアゲートＯＲ２１〜ＯＲ２ｎは、Ｐチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎをフリップフロップ２１１〜２１ｎ，２３１〜２３ｎのリセット端子Ｒに出力する。これにより、フリップフロップ２１１〜２１ｎ，２３１〜２３ｎは、Ｐチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹｎには、Ｐチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎの値がスルーで出力される。
【００６２】
リセットＲＢがネゲートの場合、フリップフリップ２２１〜２２ｎは、ストローブＳＴＲＢの立ち上がりでＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをラッチして、フリップフロップ２４１〜２４ｎに出力する。フリップフロップ２４１〜２４ｎは、同期データＤＯＵＴの立ち上がりでフリップフロップ２２１〜２２ｎの出力をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを出力する。すなわち、フリップフロップ２４１〜２４ｎは、フリップフロップ２２１〜２２ｎを介してＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをラッチして、同期データＤＯＵＴの立ち上がりに同期してＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹｎを出力する。
【００６３】
リセットＲＢがアサートの場合、オアゲートＯＲ３１〜ＯＲ３ｎは、インバータＩＶ２１〜ＩＶ２ｎを介して入力されたＮチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをフリップフロップ２２１〜２２ｎ，２４１〜２４ｎのセット端子Ｓに出力する。オアゲートＯＲ３１〜ＯＲ３ｎは、Ｎチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎをフリップフロップ２２１〜２２ｎ，２４１〜２４ｎのリセット端子Ｒに出力する。これにより、フリップフロップ２２１〜２２ｎ，２４１〜２４ｎは、Ｎチャンネル制御信号ＮＣＮＴ１〜ＮＣＮＴｎの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜 ＮＣＮＴＹｎには、Ｎチャンネル制御信号ＰＣＮＴ１〜ＰＣＮＴｎの値がスルーで出力される。
【００６４】
つぎに、図８のタイムチャートを参照して、この実施の形態２の半導体集積回路の動作を説明する。図８のタイムチャートは、インピーダンス・コントロール機能付き出力バッファ３０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｎがそれぞれ５の時のタイムチャートである。インピーダンス・コントロール機能付き出力バッファ３０が、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ１〜ＰＣＮＴＹ５およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ１〜ＮＣＮＴＹ５に基づいてインピーダンスを切り替える動作については実施の形態１と同様の動作となるので、ここではその詳細な説明を省略する。
【００６５】
時刻ｔ２１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ２０１は、同期データＤＯＵＴを“Ｌ”にする。オアゲートＯＲ１５〜ＯＲ１１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１を反転させた信号をフリップフロップ２１５〜２１１，２３５〜２３１のセット端子Ｓに出力する。ここでは、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１が“１２ｈ”であるので、フリップフロップ２１５，２１２，２３５，２３２のセット端子Ｓには“Ｌ”が、フリップフロップ２１４，２１３，２１１，２３４，２３３，２３１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ２５〜ＯＲ２１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、フリップフロップ２１５，２１２，２３５，２３２のリセット端子Ｒには“Ｈ”が、フリップフロップ２１４，２１３，２１１，２３４，２３３，２３１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ２１５〜２１１，２３５〜２３１は、Ｐチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴＹ１は“１２ｈ”になる。
【００６６】
オアゲートＯＲ３５〜ＯＲ３１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１を反転させた信号をフリップフロップ２２５〜２２１，２４５〜２４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１１ｈ”であるので、フリップフロップ２２５，２２１，２４５，２４１のセット端子Ｓには“Ｌ”が、フリップフロップ２２４〜２２２，２４４〜２４２のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ４５〜ＯＲ４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１の値を出力する。すなわち、フリップフロップ２２５，２２１，２４５，２４１のリセット端子Ｒには“Ｈ”が、フリップフロップ２２４〜２２２，２４４〜２４２のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ２２５〜２２１，２４５〜２４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１１ｈ”になる。
【００６７】
同期データＤＯＵＴが“Ｌ”であるので、レベルシフタ２０は、Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡは、それぞれ“Ｌ”になる。インピーダンス・コントロール付出力バッファ３０は、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を有効にして、インピーダンスを決定する。
【００６８】
時刻ｔ２２において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１１ｈ”から“１２ｈ”に変化する。オアゲートＯＲ３５〜ＯＲ３１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１を反転させた信号をフリップフロップ２２５〜２２１，２４５〜２４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”であるので、フリップフロップ２２５，２２２，２４５，２４２のセット端子Ｓには“Ｌ”が、フリップフロップ２２４，２２３，２２１，２４４，２４３，２４１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ４５〜ＯＲ４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１を出力する。すなわち、フリップフロップ２２５，２２２，２４５，２４２のリセット端子Ｒには“Ｈ”が、フリップフロップ２２４，２２３，２２１，２４４，２４３，２４１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ２２５〜２２１，２４５〜２４１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＰＣＮＴ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１は“１２ｈ”になり、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１がスルーで出力されたことになる。
【００６９】
Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡが“Ｌ”であるので、インピーダンス・コントロール付出力バッファ３０は、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１に基づいてインピーダンスを決定する。すなわち、ＮチャンネルトランジスタＮＴｒ２がオフからオンに、ＮチャンネルトランジスタＮＴｒ１がオフからオンになる。この場合、出力データＯＵＴを出力しているＮチャンネルトランジスタが変化するため、出力データＯＵＴにノイズが発生することがある。しかし、リセット時であるため、システムボード上に搭載されている他の半導体集積回路もリセットされており、ノイズによる影響はない。
【００７０】
時刻ｔ２３において、リセットＲＢがネゲート（この場合“Ｈ”）に変化する。オアゲートＯＲ１１〜ＯＲ１５，ＯＲ２１〜ＯＲ２５，ＯＲ３１〜ＯＲ３５，ＯＲ４１〜ＯＲ４５は、それぞれ出力を“Ｈ”にする。これにより、フリップフロップ２１１〜２１５，２２１〜２２５はストローブＳＴＲＢの立ち上がりで、フリップフロップ２３１〜２３５は同期データＤＯＵＴの立下りで、フリップフロップ２４１〜２４５は同期データＤＯＵＴの立ち上がりで、それぞれ端子Ｄの値をラッチして出力する動作となる。
【００７１】
時刻ｔ２４において、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１が“１２ｈ”から“１１ｈ”に変化する。時刻ｔ２５において、フリップフロップ２２５〜２２１は、Ｎチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてフリップフロップ２４５〜２４１に出力する。
【００７２】
時刻ｔ２６において、フリップフロップ２０１は、データＤＩＮをラッチして同期データＤＯＵＴを“Ｈ”にする。同期データＤＯＵＴが“Ｌ”から“Ｈ”に変化すると、フリップフロップ２４５〜２４１は、フリップフロップ２２５〜２２１の出力、すなわち、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴ１をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴＹ１を“１１ｈ”にする。
【００７３】
同期データＤＯＵＴが“Ｈ”であるので、Ｐチャンネルトランジスタ用データＰＤＡＴＡおよびＮチャンネルトランジスタ用データＮＤＡＴＡがそれぞれ“Ｈ”になる。これにより、インピーダンス・コントロール機能付き出力バッファ３０は、インピーダンスを決定するトランジスタをＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ０からＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ０に切り替える。そして、出力ＯＵＴを“Ｈ”にする。
【００７４】
このようにこの実施の形態２では、インピーダンス制御部が、リセットがアサートの場合、Ｐチャンネルインピーダンスコントロール信号およびＮチャンネルインピーダンスコントロール信号にＰチャンネル制御信号およびＮチャンネル制御信号をスルーで出力するようにしているため、リセット時およびリセットから復帰した場合でも所望のインピーダンスを有することができる。
【００７５】
実施の形態３．
図９〜図１３を用いて本発明の実施の形態３を説明する。図９は、この発明における実施の形態３の半導体集積回路の構成を示すブロック図である。この発明における実施の形態３の半導体集積回路は、入力インピーダンス制御部６０と、インピーダンス・コントロール機能付き入力バッファ５０とを備えている。
【００７６】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍに基づいてインピーダンスを決定する。
【００７７】
図１０は、図９に示したインピーダンス・コントロール機能付き入力バッファ５０がｍ（ｍ＞１，ｍは自然数）個のＰチャンネルトランジスタとＮチャンネルトランジスタとのインピーダンスを終端抵抗として取り扱う場合の構成の概略図である。インピーダンス・コントロール機能付き入力バッファ５０は、反転回路であるインバータＩＶ５１〜ＩＶ５ｍと、ナンドゲートであるＮＤ２１〜ＮＤ２ｍと、ノアゲートであるＮＲ２１〜ＮＲ２ｍと、ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍと、ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍと、比較器３００と、抵抗Ｒ１，Ｒ２とを備えている。
【００７８】
ナンドゲートＮＤ２１〜ＮＤ２ｍの一方にはＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍが入力される。ナンドゲートＮＤ２１〜ＮＤ２ｍのもう一方の入力には電源電圧ＶＤＤが入力される。ナンドゲートＮＤ２１〜ＮＤ２ｍの出力は、ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍのゲートに接続される。すなわち、ナンドゲートＮＤ２１〜ＮＤ２ｍは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍに基づいてＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍを制御（オンまたはオフ）してインピーダンスを決定する。
【００７９】
ノアゲートＮＲ２１〜ＮＲ２ｍの一方にはＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍがインバータＩＶ５１〜ＩＶ５ｍを介して入力される。ノアゲートＮＲ２１〜ＮＲ２ｍのもう一方は接地される。ノアゲートＮＲ２１〜ＮＲ２ｍの出力は、ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍのゲートに接続される。すなわち、ノアゲートＮＲ２１〜ＮＲ２ｍは、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍに基づいてＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍを制御（オンまたはオフ）してインピーダンスを決定する。
【００８０】
ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍのソースは、電源電圧に接続される。ＰチャンネルトランジスタＰＴｒ１１１〜ＰＴｒ１１ｍのドレインは、抵抗Ｒ１に接続される。ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍのソースは、抵抗Ｒ２に接続される。ＮチャンネルトランジスタＮＴｒ１１１〜ＮＴｒ１１ｍのドレインは接地される。抵抗Ｒ１と抵抗Ｒ２は比較器３００の反転入力に接続される。
【００８１】
比較器３００は、反転入力に入力された基準電圧ＶＲＥＦと半導体集積回路の外部端子から比較器３００の非反転入力に入力される入力データＤＡＴＡＩＮとを比較して、比較した結果であるデータＢＤＡＴＡを入力インピーダンス制御部６０に出力する。
【００８２】
入力インピーダンス制御部６０は、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍおよびＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍに基づいて、データＢＤＡＴＡをラッチするタイミングとは異なるタイミングでＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍをインピーダンス・コントロール機能付き入力バッファ５０に出力する。
【００８３】
図１１は、図９に示した入力インピーダンス制御部６０の一例を示す回路図である。入力インピーダンス制御部６０は、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするフリップフロップ３０１，３１１〜３１ｍ，３２１〜３２ｍと、クロック端子Ｔに入力される信号の立下りでデータをラッチするフリップフロップ３０２とを備えている。
【００８４】
リセットＲＢがネゲートの場合、フリップフロップ３１１〜３１ｍは、クロックＣＫの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを出力する。リセットＲＢがアサートの場合、フリップフロップ３１１〜３１ｍは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを“Ｌ”にする。
【００８５】
リセットＲＢがネゲートの場合、フリップフロップ３２１〜３２ｍは、クロックＣＫの立ち上がりでＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを出力する。リセットＲＢがアサートの場合、フリップフロップ３２１〜２１ｍは、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを“Ｌ”にする。
【００８６】
リセットＲＢがネゲートの場合、フリップフロップ３０１は、クロックＣＫの立ち上がりでデータＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３０２はクロックの立下りでデータＢＤＡＴＡをラッチして出力データＹ１を出力する。リセットがアサートの場合、フリップフリップ３０１，３０２は、出力データＹ１，Ｙ２をそれぞれ“Ｌ”にする。
【００８７】
つぎに、図１２および図１３のタイムチャートを参照して、この実施の形態３の半導体集積回路の動作を説明する。図１２および図１３のタイムチャートは、インピーダンス・コントロール機能付き入力バッファ５０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｍがそれぞれ５の時のタイムチャートである。
【００８８】
ます、図１２のタイムチャートを参照して、リセットＲＢがネゲート（この場合“Ｈ”）の場合の半導体集積回路の動作を説明する。時刻ｔ３１において、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１０ｈ”から“１２ｈ”に変化する。
【００８９】
時刻ｔ３２において、クロックＣＫが立ち上がると、フリップフロップ３０１は、データＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３１５〜３１１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を出力する。フリップフロップ３２５〜３２１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力する。時刻ｔ３１において、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１０ｈ”から“１２ｈ”に変化しているので、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１が“１０ｈ”から“１２ｈ”に変化する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ２が“Ｌ”から“Ｈ”に変化する。ナンドゲートＮＤ２２は出力を“Ｌ”にして、ＰチャンネルトランジスタＰＴｒ１１２をオンにする。これにより、インピーダンス・コントロール機能付き入力バッファ５０のインピーダンスが切り替わり、基準電圧ＶＲＥＦにノイズが発生し、データＢＤＡＴＡにもノイズが発生する。このノイズは、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が変化してから、ナンドゲートＮＤ２５〜ＮＤ２１およびインバータＩＶ５５〜ＩＶ５１とノアゲートＮＲ２５〜ＮＲ２１を介してＰチャンネルトランジスタＰＴｒ１１５〜ＰＴｒ１１１およびＮチャンネルトランジスタＮＴｒ１１５〜ＮＴｒ１１１を切り替える遅延を持って発生する。ここでは、データＢＤＡＴＡをラッチするフリップフロップ３０１とインピーダンスを切り替えるためのＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力するフリップフロップ３１５〜３１１，３２５〜３２１とをクロックＣＫで同期させている。これにより、フリップフロップ３０１は、ノイズが発生する前のデータＢＤＡＴＡをラッチすることができる。
【００９０】
時刻ｔ３３において、クロックＣＫが立下がると、フリップフロップ３０２は、データＢＤＡＴＡをラッチして出力Ｙ１を出力する。すなわち、フリップフロップ３０２は、インピーダンスを切り替えてからクロックＣＫの１／２周期たった後にデータＢＤＡＴＡをラッチして出力Ｙ１を出力する。
【００９１】
時刻ｔ３５において、クロックＣＫが立ち上がると、フリップフロップ３０１は、データＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３１５〜３１１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を出力する。フリップフロップ３２５〜３２１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力する。時刻ｔ３４において、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１０ｈ”から“１１ｈ”に変化しているので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が“１０ｈ”から“１１ｈ”に変化する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１が“Ｌ”から“Ｈ”に変化する。オアゲートＯＲ２１は出力を“Ｈ”にして、ＮチャンネルトランジスタＮＴｒ１１２をオンにする。これにより、インピーダンス・コントロール機能付き入力バッファ５０のインピーダンスが切り替わり、基準電圧ＶＲＥＦにノイズが発生し、データＢＤＡＴＡにもノイズが発生する。
【００９２】
時刻ｔ３６において、クロックＣＫが立下がると、フリップフロップ３０２は、データＢＤＡＴＡをラッチして出力Ｙ１を出力する。すなわち、フリップフロップ３０２は、インピーダンスを切り替えてからクロックＣＫの１／２周期たった後にデータＢＤＡＴＡをラッチして出力Ｙ１を出力する。
【００９３】
つぎに、図１３のタイムチャートを参照して、リセットＲＢがアサートの場合の半導体集積回路の動作を説明する。時刻ｔ４１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ３０１，３０２，３１５〜３１１，３２５〜３２１は、それぞれ出力を“Ｌ”にする。すなわち、インピーダンス・コントロール機能付き入力バッファ５０の入力データＤＡＴＡＩＮの値に関係なく、半導体集積回路内部への出力データＹ０，Ｙ１は“Ｌ”になる。また、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１およびＮチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１の値に関係なく、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１はすべて“Ｌ”になる。
【００９４】
Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１がそれぞれ“００ｈ”となり、インピーダンス・コントロール機能付き入力バッファ５０のインピーダンスが切り替わる。このとき、フリップフロップ３０１，３０２は、リセットＲＢにより出力データＹ０，Ｙ１を“Ｌ”にするので、出力データＹ０，Ｙ１にノイズは発生しない。
【００９５】
時刻ｔ４２において、リセットＲＢがネゲート（この場合“Ｈ”）になる。時刻ｔ４３において、クロックＣＫが立ち上がると、フリップフロップ３０１は、データＢＤＡＴＡをラッチして出力データＹ０を出力する。フリップフロップ３１５〜３１１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を出力する。Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１は“１２ｈ”であるので、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１が“００ｈ”から“１２ｈ”に変化する。
【００９６】
フリップフロップ３２５〜３２１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１をラッチしてＰチャンネルインピーダンスコントロール制御信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力する。Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１は“１１ｈ”であるので、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が“００ｈ”から“１１ｈ”に変化する。
【００９７】
Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１が変化すると、インピーダンス・コントロール機能付き入力バッファ５０は、インピーダンスを切り替える。すなわち、インピーダンス・コントロール機能付き入力バッファ５０は、リセットＲＢがネゲートになった後、つぎのクロックＣＫの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１およびＮチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１で指定されたインピーダンスとなる。
【００９８】
このようにこの実施の形態３では、入力インピーダンス制御部６０が、任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号を、インピーダンス・コントロール機能付き入力バッファ５０の出力をラッチするタイミングとは異なるタイミングでインピーダンスを切り替えるようにしている。これにより、インピーダンスの切り替えによるノイズの影響を受けることなく、半導体集積回路内部に出力データＹ０，Ｙ１を供給することができる。
【００９９】
実施の形態４．
図１４〜図１６を用いて本発明の実施の形態４を説明する。実施の形態３では、入力インピーダンス制御部が、任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号を、インピーダンス・コントロール機能付き入力バッファの出力をラッチするタイミングとは異なるタイミングでインピーダンスを切り替えるようにして、ノイズの影響を受けることなく半導体集積回路内部に出力データを供給するようにした。しかしながら、図１３に示したように、リセットがアサートからネゲートにした場合、つぎのクロックの立ち上がりまでの時間（時刻ｔ４２から時刻ｔ４３）は、所望のインピーダンスにすることができないという問題があった。
【０１００】
この実施の形態４では、このような問題を改善するために、リセットがアサートの場合にもＰチャンネル制御信号およびＮチャンネル制御信号に基づいてインピーダンスの変更を可能とし、リセットがネゲートになった場合に、すぐに所望のインピーダンスに変更することができるようにするものである。
【０１０１】
図１４は、この発明における実施の形態４の半導体集積回路の構成を示すブロック図である。この実施の形態４における半導体集積回路では、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍおよびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍのタイミングを制御するためのストローブＳＴＲＢが入力インピーダンス制御部７０に入力されている。実施の形態３と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【０１０２】
図１５は、図１４に示した入力インピーダンス制御部７０の一例を示すブロック図である。入力インピーダンス制御部７０は、反転回路であるインバータＩＶ３１〜ＩＶ３ｍ，ＩＶ４１〜ＩＶ４ｍと、オアゲートであるＯＲ５１〜ＯＲ５ｍ，ＯＲ６１〜ＯＲ６ｍ、ＯＲ７１〜ＯＲ７ｍ，ＯＲ８１〜ＯＲ８ｍと、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするセット機能付きフリップフロップ４０１と、クロック端子Ｔに入力される信号の立下りでデータをラッチするセット機能付きフリップフロップ４０２と、クロック端子Ｔに入力される信号の立ち上がりでデータをラッチするセット・リセット機能付きフリップフロップ４１１〜４１ｍ，４２１〜４２ｍ，４３１〜４３ｍ，４４１〜４４ｍとを備えている。
【０１０３】
リセットＲＢがネゲートの場合、フリップフロップ４０１は、クロックＣＫの立ち上がりでデータＢＤＡＴＡをラッチして出力データＹ０として出力する。リセットＲＢがアサートの場合、フリップフロップ４０１は、出力データＹ０を“Ｌ”にする。
【０１０４】
リセットＲＢがネゲートの場合、フリップフロップ４０２は、クロックＣＫの立下りでデータＢＤＡＴＡをラッチして出力データＹ１として出力する。リセットＲＢがアサートの場合、フリップフロップ４０２は、出力データＹ１を“Ｌ”にする。
【０１０５】
リセットＲＢがネゲートの場合、フリップフリップ４１１〜４１ｍは、ストローブＳＴＲＢの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをラッチして、フリップフロップ４３１〜４３ｍに出力する。フリップフロップ４３１〜４３ｍは、クロックＣＫの立ち上がりでフリップフロップ４１１〜４１ｍの出力をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを出力する。すなわち、フリップフロップ２３１〜２３ｍは、フリップフロップ４１１〜４１ｍを介してＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをラッチして、クロックＣＫに同期してＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍを出力する。
【０１０６】
リセットＲＢがアサートの場合、オアゲートＯＲ５１〜ＯＲ５ｍは、インバータＩＶ３１〜ＩＶ３ｍを介して入力されたＰチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをフリップフロップ４１１〜４１ｍ，４３１〜４３ｍのセット端子Ｓに出力する。オアゲートＯＲ６１〜ＯＲ６ｍは、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍをフリップフロップ４１１〜４１ｍ，４３１〜４３ｍのリセット端子Ｒに出力する。これにより、フリップフロップ４１１〜４１ｍ，４３１〜４３ｍは、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹｍには、Ｐチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍの値がスルーで出力される。
【０１０７】
リセットＲＢがネゲートの場合、フリップフリップ４２１〜４２ｍは、ストローブＳＴＲＢの立ち上がりでＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをラッチして、フリップフロップ４４１〜４４ｍに出力する。フリップフロップ４４１〜４４ｍは、クロックＣＫの立ち上がりでフリップフロップ４２１〜４２ｍの出力をラッチして、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを出力する。すなわち、フリップフロップ４４１〜４４ｍは、フリップフロップ４２１〜４２ｍを介してＮチャンネル制御信号をラッチして、クロックＣＫの立ち上がりに同期してＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍを出力する。
【０１０８】
リセットＲＢがアサートの場合、オアゲートＯＲ４１〜ＯＲ４ｍは、インバータＩＶ４１〜ＩＶ４ｍを介して入力されたＮチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをフリップフロップ４２１〜４２ｍ，４４１〜４４ｍのセット端子Ｓに出力する。オアゲートＯＲ８１〜ＯＲ８ｍは、Ｎチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍをフリップフロップ４２１〜４２ｍ，４４１〜４４ｍのリセット端子Ｒに出力する。これにより、フリップフロップ４２１〜４２ｍ，４４１〜４４ｍは、Ｎチャンネル制御信号ＮＣＮＴＩ１〜ＮＣＮＴＩｍの値を出力する。すなわち、リセットＲＢがアサートの場合、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹｍには、Ｎチャンネル制御信号ＰＣＮＴＩ１〜ＰＣＮＴＩｍの値がスルーで出力される。
【０１０９】
つぎに、図１６のタイムチャートを参照して、この実施の形態４の半導体集積回路の動作を説明する。図１６のタイムチャートは、インピーダンス・コントロール付き入力バッファ５０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの数ｍがそれぞれ５の時のタイムチャートである。Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ１〜ＰＣＮＴＩＹ５およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ１〜ＮＣＮＴＩＹ５に基づいてインピーダンスを切り替える動作については実施の形態３と同様の動作となるので、ここではその詳細な説明を省略する。
【０１１０】
時刻ｔ５１において、リセットＲＢがアサート（この場合“Ｌ”）に変化する。リセットＲＢが“Ｌ”になると、フリップフロップ４０１，４０２は、それぞれ出力データＹ０，Ｙ１を“Ｌ”にする。オアゲートＯＲ５５〜ＯＲ５１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１を反転させた信号をフリップフロップ４１５〜４１１，４３５〜４３１のセット端子Ｓに出力する。ここでは、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１２ｈ”であるので、フリップフロップ４１５，４１２，４３５，４３２のセット端子Ｓには“Ｌ”が、フリップフロップ４１４，４１３，４１１，４３４，４３３，４３１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ６５〜ＯＲ６１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、フリップフロップ４１５，４１２，４３５，４３２のリセット端子Ｒには“Ｈ”が、フリップフロップ４１４，４１３，４１１，４３４，４３３，４３１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ４１５〜４１１，４３５〜４３１は、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１は“１２ｈ”になる。
【０１１１】
オアゲートＯＲ７５〜ＯＲ７１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１を反転させた信号をフリップフロップ４２５〜４２１，４４５〜４４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１０ｈ”であるので、フリップフロップ４２５，４４５のセット端子Ｓには“Ｌ”が、フリップフロップ４２４〜４２１，４４４〜４４１のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ８５〜ＯＲ８１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１の値を出力する。すなわち、フリップフロップ４２５，４４５のリセット端子Ｒには“Ｈ”が、フリップフロップ４２４〜４２１，４４４〜４４１のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ４２５〜４２１，４４５〜４４１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１は“１０ｈ”になる。
【０１１２】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１に基づいてインピーダンスを変更する。
【０１１３】
時刻ｔ５２において、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１０ｈ”から“１１ｈ”に変化する。オアゲートＯＲ７５〜ＯＲ７１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１を反転させた信号をフリップフロップ４２５〜４２１，４４５〜４４１のセット端子Ｓに出力する。ここでは、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１が“１１ｈ”であるので、フリップフロップ４２５，４２１，４４５，４４１のセット端子Ｓには“Ｌ”が、フリップフロップ４２４〜４２２，４４４〜４４２のセット端子Ｓには“Ｈ”が入力される。オアゲートＯＲ８５〜ＯＲ８１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＮＣＮＴＩ１の値を出力する。すなわち、フリップフロップ４２５，４２１，４４５，４４１のリセット端子Ｒには“Ｈ”が、フリップフロップ４２４〜４２２，４４４〜４４２のリセット端子Ｒには“Ｌ”が入力される。これにより、フリップフロップ４２５〜４２１，４４５〜４４１は、Ｎチャンネル制御信号ＮＣＮＴＩ５〜ＰＣＮＴＩ１の値を出力する。すなわち、Ｎチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１は“１１ｈ”になる。
【０１１４】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１に基づいてインピーダンスを変更する。
【０１１５】
時刻ｔ５３において、リセットＲＢがネゲート（この場合“Ｈ”）に変化する。オアゲートＯＲ５１〜ＯＲ５５，ＯＲ６１〜ＯＲ６５，ＯＲ７１〜ＯＲ７５，ＯＲ８１〜ＯＲ８５は、それぞれ出力を“Ｈ”にする。これにより、フリップフロップ４１１〜４１５，４２１〜４２５はストローブＳＴＲＢの立ち上がりで、フリップフロップ４３１〜４３５，４４１〜４４５はクロックＣＫの立ち上がりで、それぞれ端子Ｄの値をラッチして出力する動作となる。
【０１１６】
時刻ｔ５４において、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１が“１２ｈ”から“１１ｈ”に変化する。時刻ｔ５５において、フリップフロップ４１５〜４１１は、ストローブＳＴＲＢの立ち上がりでＰチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチしてフリップフロップ４３５〜４３１に出力する。フリップフロップ４３５〜４３１は、クロックＣＫの立ち上がりでフリップフロップ４１５〜４１１の出力、すなわち、Ｐチャンネル制御信号ＰＣＮＴＩ５〜ＰＣＮＴＩ１をラッチして、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１を“１１ｈ”にする。
【０１１７】
インピーダンス・コントロール機能付き入力バッファ５０は、Ｐチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスこのトロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１に基づいてインピーダンスを切り替える。これにより、データＢＤＡＴＡにノイズが発生するが、実施の形態３で説明したように、データＢＤＡＴＡをラッチするフリップフロップ４０１とインピーダンスを切り替えるためのＰチャンネルインピーダンスコントロール信号ＰＣＮＴＩＹ５〜ＰＣＮＴＩＹ１およびＮチャンネルインピーダンスコントロール信号ＮＣＮＴＩＹ５〜ＮＣＮＴＩＹ１を出力するフリップフロップ４３５〜４３１，４４５〜４４１とをクロックＣＫで同期させているため、フリップフロップ４０１は、ノイズが発生する前のデータＢＤＡＴＡをラッチすることができる。
【０１１８】
時刻ｔ５６において、クロックＣＫが立下がると、フリップフロップ４０２は、データＢＤＡＴＡをラッチして出力Ｙ１を出力する。すなわち、フリップフロップ４０２は、インピーダンスを切り替えてからクロックＣＫの１／２周期たった後にデータＢＤＡＴＡをラッチして出力Ｙ１を出力する。
【０１１９】
このようにこの実施の形態４では、入力インピーダンス制御部は、リセットがアサートの場合も、Ｐチャンネル制御信号およびＮチャンネル制御信号を有効にするようにしているため、リセット時およびリセットから復帰した場合でも所望のインピーダンスを有することができる。
【０１２０】
【発明の効果】
以上説明したように、この発明にかかる半導体集積回路によれば、インピーダンス制御部は、Ｐチャンネル制御信号を出力データが“Ｌ”の時にインピーダンス・コントロール機能付き出力バッファに出力し、Ｎチャンネル制御信号を出力データが“Ｈ”の時にインピーダンス・コントロール機能付き出力バッファに出力するようにしているため、インピーダンスを切り替える際に出力データのノイズの発生を防止することができる。
【図面の簡単な説明】
【図１】 この発明における実施の形態１の半導体集積回路の構成を示すブロック図である。
【図２】 図１に示したインピーダンス制御部の一例を示す回路図である。
【図３】 図１に示したインピーダンス・コントロール機能付き出力バッファの最終端トランジスタの構成の概略図である。
【図４】 この発明における実施の形態１の半導体集積回路の動作を説明するためのタイムチャートである。
【図５】 この発明における実施の形態１の半導体集積回路の動作を説明するためのタイムチャートである。
【図６】 この発明における実施の形態２の半導体集積回路の構成を示すブロック図である。
【図７】 図６に示したインピーダンス制御部の一例を示す回路図である。
【図８】 この発明における実施の形態２の半導体集積回路の動作を説明するためのタイムチャートである。
【図９】 この発明における実施の形態３の半導体集積回路の構成を示すブロック図である。
【図１０】 図９に示したインピーダンス・コントロール機能付き入力バッファ５０が複数個のＰチャンネルトランジスタとＮチャンネルトランジスタとのインピーダンスを終端抵抗として取り扱う場合の構成の概略図である。
【図１１】 図９に示した入力インピーダンス制御部の一例を示す回路図である。
【図１２】 この発明における実施の形態３の半導体集積回路の動作を説明するためのタイムチャートである。
【図１３】 この発明における実施の形態３の半導体集積回路の動作を説明するためのタイムチャートである。
【図１４】 この発明における実施の形態４の半導体集積回路の構成を示すブロック図である。
【図１５】 図１４に示した入力インピーダンス制御部の一例を示す回路図である。
【図１６】 この発明における実施の形態４の半導体集積回路の動作を説明するためのタイムチャートである。
【符号の説明】
１０，４０ インピーダンス制御部、２０ レベルシフタ、３０ インピーダンス・コントロール機能付き出力バッファ、５０ インピーダンス・コントロール機能付き入力バッファ、６０，７０ 入力インピーダンス制御部、３００ 比較器、１０１，１１１〜１１ｎ，１２１〜１２ｎ，２０１，２１１〜２１ｎ，２２１〜２２ｎ，２３１〜２３ｎ，２４１〜２４ｎ，３０１，３０２，３１１〜３１ｍ，３２１〜３２ｍ，４０１，４０２，４１１〜４１ｍ，４２１〜４２ｍ，４３１〜４３ｍ，４４１〜４４ｍ フリップフロップ、ＩＶ１〜ＩＶｎ，ＩＶ１１〜ＩＶ１ｎ、ＩＶ２１〜ＩＶ２ｎ，ＩＶ３１〜ＩＶ３ｍ，ＩＶ４１〜ＩＶ４ｍ，ＩＶ５１〜ＩＶ５ｍ インバータ、ＮＤ１〜ＮＤｎ，ＮＤ２１〜ＮＤ２ｍ ナンドゲート、ＯＲ１１〜ＯＲ１ｎ，ＯＲ２１〜ＯＲ２ｎ，ＯＲ３１〜ＯＲ３ｎ，ＯＲ４１〜ＯＲ４ｎ，ＯＲ５１〜ＯＲ５ｍ，ＯＲ６１〜ＯＲ６ｍ，ＯＲ７１〜ＯＲ７ｍ，ＯＲ８１〜ＯＲ８ｍ オアゲート、ＮＲ１〜ＮＲｎ，ＮＲ２１〜ＮＲ２ｍノアゲート、ＰＴｒ１〜ＰＴｒｎ，ＰＴｒ１１１〜ＰＴｒ１１ｍ Ｐチャンネルトランジスタ、ＮＴｒ１〜ＮＴｒｎ，ＮＴｒ１１１〜ＮＴｒ１１ｍ Ｎチャンネルトランジスタ。
Claims (5)
- 任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号に基づいて外部に出力する出力データの出力インピーダンスを変更する機能を有する半導体集積回路において、
複数のＰチャンネルトランジスタおよび複数のＮチャンネルトランジスタを有し、前記出力データが第１の出力レベルの場合、前記複数のＮチャンネルトランジスタにより出力インピーダンスを決定し、前記出力データが第２の出力レベルの場合、前記複数のＰチャンネルトランジスタにより出力インピーダンスを決定するインピーダンス・コントロール機能付き出力バッファと、
前記Ｐチャンネル制御信号と前記Ｎチャンネル制御信号とを保持する複数のフリップフロップ回路を含む制御信号保持部を有し、前記出力データが前記第１の出力レベルの場合に前記フリップフロップ回路にて前記Ｐチャンネル制御信号を保持し前記インピーダンス・コントロール機能付き出力バッファに出力し、前記出力データが前記第２の出力レベルの場合に前記フリップフロップ回路にて前記Ｎチャンネル制御信号を保持し、前記インピーダンス・コントロール機能付き出力バッファに出力するように前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号のタイミングを制御するインピーダンス制御部と、
を備えることを特徴とする半導体集積回路。 - 前記インピーダンス制御部は、リセット信号に応じて出力が制御され、
前記リセット信号が非活性状態であれば、前記出力データが前記第１の出力レベルの場合に前記Ｐチャンネル制御信号を前記インピーダンス・コントロール機能付き出力バッファに出力し、前記出力データが前記第２の出力レベルの場合に前記Ｎチャンネル制御信号を前記インピーダンス・コントロール機能付き出力バッファに出力し
前記リセット信号が活性状態であれば、前記出力データの状態に関わらず前記Ｐチャンネル制御信号およびＮチャンネル制御信号を前記インピーダンス・コントロール機能付き出力バッファにスルーで出力することを特徴とする請求項１に記載の半導体集積回路。 - 任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号に基づいて入力インピーダンスを変更する機能を有する半導体集積回路において、
複数のＰチャンネルトランジスタおよび複数のＮチャンネルトランジスタを有し、前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号に基づいて入力インピーダンスを変更するとともに、前記半導体集積回路内部に外部データを入力するインピーダンス・コントロール機能付き入力バッファと、
前記Ｐチャンネル制御信号と前記Ｎチャンネル制御信号とを保持する複数のフリップフロップ回路を含む制御信号保持部を有し、前記フリップフロップ回路にて保持する前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号を切り替えるクロックと前記外部データをラッチするクロックとを同一のクロックを用いる入力インピーダンス制御部と、
を備えることを特徴とする半導体集積回路。 - 任意のタイミングで変化するＰチャンネル制御信号およびＮチャンネル制御信号に基づいて入力インピーダンスを変更する機能を有する半導体集積回路において、
複数のＰチャンネルトランジスタおよび複数のＮチャンネルトランジスタを有し、前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号に基づいて入力インピーダンスを変更するとともに、前記半導体集積回路内部に外部データを入力するインピーダンス・コントロール機能付き入力バッファと、
前記Ｐチャンネル制御信号と前記Ｎチャンネル制御信号とを保持する複数のフリップフロップ回路を含む制御信号保持部を有し、前記フリップフロップ回路にて保持する前記Ｐチャンネル制御信号および前記Ｎチャンネル制御信号を切り替えるタイミングとは異なるタイミングで前記外部データをラッチする入力インピーダンス制御部と、
を備えることを特徴とする半導体集積回路。 - 前記インピーダンス制御部は、リセット信号に応じて出力が制御され、
前記リセット信号が活性状態の場合、前記Ｐチャンネル制御信号およびＮチャンネル制御信号を前記インピーダンス・コントロール機能付き入力バッファにスルーで出力することを特徴とする請求項３または４に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059823A JP4118712B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059823A JP4118712B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274215A JP2004274215A (ja) | 2004-09-30 |
| JP4118712B2 true JP4118712B2 (ja) | 2008-07-16 |
Family
ID=33122537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059823A Expired - Fee Related JP4118712B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118712B2 (ja) |
-
2003
- 2003-03-06 JP JP2003059823A patent/JP4118712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004274215A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946077B2 (ja) | ラッチ形レベルコンバータおよび受信回路 | |
| US6345328B1 (en) | Gear box for multiple clock domains | |
| US7164287B2 (en) | Semiconductor device | |
| US8278969B2 (en) | Method and apparatus for voltage level shifting with concurrent synchronization | |
| JP3626452B2 (ja) | 半導体装置 | |
| US7301381B2 (en) | Clocked state devices including master-slave terminal transmission gates and methods of operating same | |
| WO2013149040A1 (en) | A pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width | |
| US20080074151A1 (en) | Dual-edge-triggered, clock-gated logic circuit and method | |
| TW202042513A (zh) | 訊號接收電和半導體裝置以及包括訊號接收電路和半導體裝置的半導體系統 | |
| US7714632B2 (en) | Clock control circuit and semiconductor integrated circuit using the same | |
| US7242235B1 (en) | Dual data rate flip-flop | |
| US7528630B2 (en) | High speed flip-flop | |
| US11843375B2 (en) | Semiconductor integrated circuit | |
| JP4118712B2 (ja) | 半導体集積回路 | |
| JP4872228B2 (ja) | 出力バッファ回路 | |
| KR101699241B1 (ko) | 저전력, 고속 처리가 가능한 플립플랍 회로 | |
| CN105322942B (zh) | 半导体装置的接收器电路 | |
| US8248129B2 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
| US20070052466A1 (en) | Flip-flop with improved operating speed | |
| US10659015B2 (en) | Method, apparatus, and system for a level shifting latch with embedded logic | |
| KR100378686B1 (ko) | 플립플롭 회로 | |
| US20020140479A1 (en) | Flip-flop circuit for capturing input signals in priority order | |
| US11798635B2 (en) | Semiconductor integrated circuit | |
| KR102034221B1 (ko) | 클록 신호 발생부를 포함하는 반도체 장치 | |
| US6172539B1 (en) | Synchronous buffer circuit and data transmission circuit having the synchronous buffer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |