CS217921B1 - Zapojeni pro generování synchronizačních impulsů - Google Patents

Zapojeni pro generování synchronizačních impulsů Download PDF

Info

Publication number
CS217921B1
CS217921B1 CS471881A CS471881A CS217921B1 CS 217921 B1 CS217921 B1 CS 217921B1 CS 471881 A CS471881 A CS 471881A CS 471881 A CS471881 A CS 471881A CS 217921 B1 CS217921 B1 CS 217921B1
Authority
CS
Czechoslovakia
Prior art keywords
circuit
pulses
pulse
output
synchronization
Prior art date
Application number
CS471881A
Other languages
English (en)
Inventor
Pavel Poucha
Original Assignee
Pavel Poucha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pavel Poucha filed Critical Pavel Poucha
Priority to CS471881A priority Critical patent/CS217921B1/cs
Publication of CS217921B1 publication Critical patent/CS217921B1/cs

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Vynález se týká výpočetní techniky. Seší problém generování synchronizačních impulsů pro číslicové počítače. Podstata vynálezu spočívá v tom, že k výstupu primárního generátoru synchronizačních impulsů je připojena alespoň jedna větev dvojitého vedení primárního synchronizačního rozvodu s odporovým zakončením a s odbočkami, k nimž jsou připojeny sekundární generátory synchronizačních impulsů. Vynálezu může být využito v oborech výpočetní a měřicí techniky.

Description

Vynález se týká zapojení pro generování synchronizačních impulsů, kterého se používá v základní jednotce počítače.
Synchronizační impulsy zajišťují synchronní činnost logických obvodů v modulech i celých modulů základní jednotky počítače a dělí čas na stejné intervaly. Začátky časových intervalů vyznačené náběžnou hranou impulsů jsou shodné v celé základní jednotce počítače. Jde tedy o impulsy isochronní.
Známé zapojení pro generování synchronizačních impulsů používá například volnoběžný oscilátor, který s připojenou kombinační a sekvenční logickou sítí vytváří řadu synchronizačních impulsů, jež se rozvádějí, obvykle paprskovitě, do různých částí logiky základní jednotky počítače. Zapojení pro generování je tedy rozptýleno v logické struktuře základní jednotky a netvoří samostatné celky funkční ani konstrukční. Proto pro každé uspořádání základní jednotky je nutno řešit zapojení pro generování samostatně.
Uvedené nevýhody odstraňuje zapojení pro generování synchronizačních impulsů podle vynálezu, jehož podstata spočívá v tom, že k výstupu primárního generátoru synchronizačních impulsů je připojena alespoň jedna větev dvojitého vedení primárního synchronizačního rozvodu s odporovým zakončením a s odbočkami, k nimž jsou připojeny sekundární generátory synchronizačních impulsů a dále, že v obvodu primárního generátoru synchronizačních impulsů je zapojen hlídací obvod střídání impulsů, hlídací obvod intervalu mezi impulsy a synchronizátor pro spouštění a zastavování zapojení pro generování synchronizačních impulsů a rovněž že v obvodech sekundárních generátorů synchronizačních impulsů jsou zapojeny hlídací . obvody střídání impulsů.
Přesnost opakovači frekvence, tj. délka taktu, poloha generovaných impulsů, tj. soufázovost náběžných hran impulsů a jejich šířka musí být dodržována s přesností + 1 ns. NáběŽné hrany impulsů generovaných jednotlivými sekundárními generátory synchronizačních impulsů v různě vzdálených modulech od primárního generátoru musí být časově totožné.
Logická struktura modulů základní jednotky počítače vyžaduje, aby uprostřed základního časového intervalu s délkou například 125 ns byl generován další zpožděný synchronizační impuls. Primární generátor synchronizačních impulsů se musí definovaně rozbíhat a zastavovat v mezerách mezi impulsy. Přesnost časů generovaných impulsů závisí jak na primárním tak na sekundárním generátoru synchronizačních impulsů. Primární generátor určuje přesně délku taktu synchronizačních impulsů a zpoždění druhého synchronizačního impulsu, zatímco sekundární generátor určuje přesně šířku výstupních synchronizačních impulsů.
Příklad zapojení pro generování synchronizačních impulsů podle vynálezu je znázorněn na připojeném výkresu, kde obr. 1 ukazuje blokové schéma zapojení pro generování synchronizačních Impulsů obr. 2 ukazuje blokové schéma zapojení primárního generátoru synchronizačních impulsů obr. 3 znázorňuje blokové schéma zapojení sekundárního generátoru synchronizačních impulsů.
K hlavním výstupům 11 a 12 primárního generátoru £ synchronizačních impulsů, který je ' řešen jako samostatný konstrukční celek elektrostaticky stíněný, jsou připojeny dvě kabelové větve 2t ť primárního synchronizačního rozvodu. Ke každé kabelové větvi 2, £'jsou připojeny dva sekundární generátory £ synchronizačních impulsů a to svými vstupy £, £.
Každá kabelová větev 2, 2/je zakončena odporovým zakončovacím členem £, £.* K výstupům 8, £ sekundárních generátorů £ jsou připojena neznázorněné vedení sekundárního rozvodu, která se paprskovitě rozbíhají k jednotlivým zátěžím v logice modulu, dvorky 17. 18 primárního generátoru £ jsou ovládacími vstupy celého zapojení pro generování synchronizačních impulsů.
Primární generátor £ synchronizačních impulsů řídí činnost sekundárních generátorů £ pomocí dvojice impulsů, které se přenášejí kabelovým vedením 2, 2.' Sekundární generátory £ vytvářejí z těchto impulsů výstupní synchronizační impulsy pro logiku modulu. Kabelové vedení 2,, 2,'je tvořeno koaxiálním kabelem a je samostatným vedením v základní jednotce počítače, které se konstrukčně liší od ostatních vedení.
Primární generátor synchronizačních impulsů (obr. 2) obsahuje volnoběžný generátor 21 opakovači frekvence, připojený k prvnímu vstupu synchronizátoru 22. na jehož druhý vstup je připojen zpožSovací obvod 23 se vstupem US. K třetímu vstupu synchronizátoru 22 je připojen první výstup obvodu pro ruční ovládání 24. jehož druhý výstup je připojen k prvnímu vstupu monostabilního obvodu 25. Čtvrtý vstup synchronizároru 22 je spojen se vstupní svorkou 17 obvodu primárního generátoru, zatímco výstup synchronizátoru 22 je spojen s druhým vstupem monostabilního obvodu 25. Výstup monostabilního obvodu 25 je spojen se vstupem zpožSovaóího obvodu 26, jehož výstup je napojen na výstupní obvod 27. který má výstupní svorku 11. Výstup monostabilního obvodu 25 je rovněž spojen s výstupním obvodem 28, který má výstupní svorku 12. K výstupní svorce lg, výstupního obvodu 27 je rovněž připojen první vstup hlídacího obvodu 30. jehož druhý vstup je připojen ke svorce 12 výstupního obvodu 28. K této svorce 12 je dále připojen vstup druhého hlídacího obvodu 29. jehož výstup je spojen s výstupní svorkou 15. zatímco výstup hlídacího obvodu 30 je spojen s výstupní svorkou 16.
Z volnoběžného generátoru 21. který se rozbíhá ihned po zapnutí napájecího napětí, přicházejí impulsy do synchronizátoru 22. Synchronizátor 22 je ovládán signálem ze zpožSovacího obvodu 2J, zpožďujícího spuštění obvodu primárního generátoru synchronizačních impulsů po příchodu vnějšího ovládacího signálu,na vstupní svorku 18. Obvod ručního ovládání 24 umožňuje ovládání (spouštění, zastavování, jednorázové spouštění) primárního generátoru tlačítky umístěnými na jeho panelu, Spouštění a zastavování primárního generátoru je možno ovládat signálem přiváděným ze servisního modulu počítače na svorku 17 synchronizátoru 22.
Obvod ručního ovládání 24 ovládá při jednorázovém spuštění monostabilní obvod 25 který vytváří šířku výstupních synchronizačních impulsů primárního generátoru. Impulsy z monostabilní ho obvodu 25 se vedou do prvního výstupního obvodu 28, který vytváří první výstupní synchronizační impulsy na své výstupní svorce 12. Z obvodu 25 se vedou impulsy rovněž do zpožďovacího obvodu 26. který vytváří zpoždění nutné pro správné časové umístění druhého synchronizačního impulsu vytvářeného druhým výstupním obvodem 27 na výstupní svorce 11. Signál o správném chodu primárního generátoru synchronizačních impulsů se odebírá z výstupní svorky 15 hlídače 29 intervalů mezi impulsy a z výstupní svorky 16 hlídače 30 střídání impulsů.
U sekundárního generátoru synchronizačních impulsů (obr. 3) je vstupní svorka g spojena s oddělovacím a vyrovnávacím obvodem 31. jehož výstup je spojen s obvodem 32 pro odvození impulsu z hrany. Výstup tohoto obvodu 32 je spojen s monostabilním obvodem 33. jehož výstup je spojen s výkonovým obvodem 34.který má výstupní svorku 8. Stejně je zapojena druhá část sekundárního generátoru, kde vstupní svorka J je spojena s oddělovacím a vyrovnávacím obvodem 31 .* jehož výstup je spojen s obvodem 32' pro odvození impulsu z hrany, přičemž výstup obvodu 32 '.ie spojen s monostabilním obvodem 33.* jehož výstup je spojen 8 výkonovým obvodem 34'. který má výstupní svorku g. Druhé vstupy monostabilníoh obvodů 22 a JJ' jsou připojeny ke svorce 10 pro nastavení výchozího stavu sekundárního generátoru.
Na svorku 10 je rovněž připojen nastavovací vstup hlídacího obvodu 35 střídání impulsů s pamětí. Další dva vstupy obvodu Jg, které slouží pro přívod střídajících se impulsů jsou spojeny každý se svou vstupní svorkou 13 resp. 1 4. Hlídací obvod 35 má výstupní svorku 19.
Na vstupní svorky 6 a 7 se přivádí impulsy z odbočky kabelové větve 2. resp. 2..'
Oddělovací a vyrovnávací obvod 31 resp. 31 'oddělu.ie sekundární generátor synchronizačních impulsů od kabelového vedení a vyrovnává zpoždění vznikající v tomto vedení,takže náběžné hrany výstupních impulsů všech sekundárních generátorů g připojených ke kabelovým větvím 2 a 2'jsou časově shodné. Impulsy z obvodu 31 resp. 31 'se vede do obvodu 32 resp. 32.* v nichž se z hrany přicházejícího impulsu odvozuje úzký impuls, který spouští následující monostabilní obvod JJ resp. JJ,' jenž ovlivňuje šířku výstupního impulsu. Z obvodu 33 resp. 33 'se vedou impulsy do výkonového obvodu 34 resp. 34.' který dodává výstupním impulsům odebíraným ze svorky 8 resp. fi potřebný logický zisk. Výchozí stav obvodů 33. 33 'a 35 po zapnutí napájení'se nastavuje signálem přivedeným na svorku £0. Na svorky 13 a 14 se přivádějí ze svorek fi a fi výstupní synchronizační impulsy sekundárního generátoru. Obvod 35 hlídá střídání přiváděných impulsů. Z výstupní svorky fifi se odebírá signál o správném chodu sekundárního generátoru.
Zapojení pro generování synchronizačních impulsů podle vynálezu je vhodné pro použití v číslicové technice, zejména v počítačích s modulovou strukturou, případně v měřicí technice.

Claims (3)

1. Zapojení pro generování synchronizačních impulsů, vyznačené tím, že k výstupu primárního generátoru (1) synchronizačních impulsů je připojena alespoň jedna větev (2,2') dvojitého vedení primárního synchronizačního rozvodu s odporovým zakončením (5,5*) a s odbočkami, k nimž jsou připojeny sekundární generátory (4) synchronizačních impulsů.
2. Zapojení pro generování synchronizačních impulsů podle bodu l, vyznačené tím, že v obvodu primárního generátoru (1) synchronizačních impulsů je zapojen hlídací obvod (30) střídání impulsů, hlídací obvod (29) intervalu mezi impulsy a synchronizátor (22) pro spouštění a zastavování zapojení pro generování synchronizačních impulsů.
3. Zapojení pro generování synchronizačních impulsů podle bodu 1, vyznačené tím, že v obvodech sekundárních generátorů (4) synchronizačních impulsů jsou zapojeny hlídací obvody (35) střídání impulsů.
CS471881A 1981-06-22 1981-06-22 Zapojeni pro generování synchronizačních impulsů CS217921B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS471881A CS217921B1 (cs) 1981-06-22 1981-06-22 Zapojeni pro generování synchronizačních impulsů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS471881A CS217921B1 (cs) 1981-06-22 1981-06-22 Zapojeni pro generování synchronizačních impulsů

Publications (1)

Publication Number Publication Date
CS217921B1 true CS217921B1 (cs) 1983-01-28

Family

ID=5390563

Family Applications (1)

Application Number Title Priority Date Filing Date
CS471881A CS217921B1 (cs) 1981-06-22 1981-06-22 Zapojeni pro generování synchronizačních impulsů

Country Status (1)

Country Link
CS (1) CS217921B1 (cs)

Similar Documents

Publication Publication Date Title
KR100528379B1 (ko) 클록신호분배시스템
JP2629028B2 (ja) クロック信号供給方法および装置
US5006979A (en) Phase synchronization system
KR19990067278A (ko) 신호 분배 시스템
JPH01108808A (ja) スパイクの除去されたデジタル信号のパルス幅補償方法及び装置
US4638256A (en) Edge triggered clock distribution system
CS217921B1 (cs) Zapojeni pro generování synchronizačních impulsů
KR870010680A (ko) 비례-적분 제어기
EP0282735B1 (en) Clock signal supply system
US5303365A (en) Clock generation in a multi-chip computer system
GB1086803A (en) Television signal control apparatus
RU2085027C1 (ru) Устройство контроля сдвига фаз двух последовательностей парафазных сигналов
JPS63181515A (ja) 遅延時間自動調整方式
KR100455340B1 (ko) 동기신호 발생장치
JP2745775B2 (ja) 同期動作適合測定装置
US4300059A (en) Sequential logical electronic circuit controlling the discharge of controllable semiconductors
US5514991A (en) Synchronous data row generating circuit
KR930008421B1 (ko) 동기회로
RU1824668C (ru) Формирователь импульсов
SU1175029A1 (ru) Устройство дл контрол последовательности импульсов
SU1406587A1 (ru) Многоканальное устройство дл синхронизации многомашинных комплексов
JP2653281B2 (ja) 多相クロック制御回路
SU809618A1 (ru) Устройство синхронизации цифровойпОСлЕдОВАТЕльНОСТи
SU1742980A1 (ru) Генератор пилообразного напр жени
SU606200A1 (ru) Устройство дл синхронизации импульсов