CS217131B1

CS217131B1 - Zapojení obvodů pro jasovou modulaci obrazovkového displeje

Info

Publication number: CS217131B1
Application number: CS122281A
Authority: CS
Inventors: Drahomir Hrdlicka
Original assignee: Drahomir Hrdlicka
Priority date: 1981-02-20
Filing date: 1981-02-20
Publication date: 1982-12-31

Abstract

Vynález řeší generování signálu pro jasovou modulaci obrazovky, kdy paprsek na stínítku obrazovky tvoří řádkový rastr. Modulační obvod s připojením na parněΐ displeje a registr zobrazení umožňuje dva způsoby zobrazeni: normální a inversní· Obsahuje talcé obvody, které umožní zobrazování podtržení znaků· Podstatou vynálezu je vzájemná propojení paměti displeje, rozšířené o další bity, informující o způsobu zobrazení a podtržení každého jednotlivého znaku, jehož kód je uložen v paměti displeje· Zapojení ukazuje součinnost mezi časovým zdrojem displeje, pevnou pamětí znaků, registrem zobrazení, pamětí Inversního bitu a pamětí podtržení znaku· Uvádí vstupy do modulačního obvodu, přičemž na výstupu se vytváří signál pro jasovou modulaci obrazovky*

Description

Vynález se týká zapojení obvodů pro jasovou modulaci obrazovkového displeje, kdy zobrazená informace je v normálním nebo inversním tvaru·

Pro s$yk operátora s počítačem se nej častěji užívá klávesnice a obrazovkového displeje, kde na stínítku obrazovky jsou vytvářeny abecedně-číslieové znaky, uspořádané nejčastějl ve tvaru mozaiky e rozdílným počtem bodů v horizontálním a vertikálním směru. Generování znaků na stínítku obrazovky se děje periodicky a synchronně β časovým ovládáním pohybu elektronového paprsku. Většinou se používá vychylování elektronového paprsku pomocí magnetického pole ve vychylovaoíoh cívkách obrazovky, kdy paprsek vytváří na stínítku řádkový rastr, podobně jak je užíváno v televizní technice. Postupným řízením paprsku se dosáhne rovnoměrného pokrytí celé plochy stínítka obrazovky. Abychom dosáhli zobrazení ve tvaru abecedně-číslicových znaků, je třeba uspořádat signál pro jasovou modulaci obrazovky v souladu s časovým pohybem paprsku. Rovněž tak je třeba organizovaně řídit výběr dat z paměti displeje, aby bylo dosaženo časové shody zobrazení informace s tvorbou řádkového rastru.

Časový signál pro jasovou modulaci obrazovky je zpravidla vytvářen pomocí paralelněseriového převodníku informace, např, registru. Vstupem do registru jaou obvykle informační bity, uložené v pevné paměti znaků,

V mnoha případech, např, při zobrazení velkého počtu znaků na stínítku obrazovky, je zobrazování normálního tvaru znaků, tj«pomocí svítícíoh diskrétních bodů, málo přehledné. Proto je způsob zobrazování znaků rozšířen o tzv, inversní zobrazení, kdy normálně svítící body na stínítku obrazovky jsou zobrazovány jako nesvítící, zatímco ostatní plocha kolem znaku je zobrazena jako svítící mozaika bodů. Tento způsob zobrazování a jejich vzájemná kombinace kxaae značné naroxy na obvodovou techniku modulačních obvodů a vyžaduje obvykle speciální obvody, které jsou značně nákladné.

Dalším rozšířením nároků na zobrazovací techniku znaků je diskrétní způsob podtrhávání znaků, které lze užít ke zvýraznění skupiny znaků, např«podtržení nadpisu p±i edici textu. Zavedení tohoto způsobu zobrazení zvyšuje komfortnost práce operátora se zobrazovací jed notkou.

Dosud užívané obvody pro vytváření signálu pro jasovou modulaci jsou značně složité, speciální, a tím také nákladné.

Zlepšení v této oblasti obvodové techniky přináší zapojení obvodů pro jesovou modulaci obrazovkového displeje podle vynálezu, jehož podstata spočívá v tom, že orvní výstup časové ho zdroje je připojen na šestý vstup registru zobrazení a současně na jedenáctý vstup mo dulačnxho obvodu, pičemž druhý výstup časového zdroje je připojen na druhý vstup modulačního obvodu, třetí výstup časového zdroje je připojen na první vstup čítače řádků rastru, Čtvrtý výstup časového zdroje je připojen na druhý vstup paměti inversního bitu a současně na druhý vstup paměti podtržení znaku, zatímco pátý výstup a šestý výstup časového zdroje jsou připojeny na devátý a desátý vstup modulačního obvodu, přičemž na první až osmý vstup paměti displeje je přivedena sběrnice první skupiny vstupních dat, zatímco na devá tý a desátý vstup paměti displeje je přivedena sběrnice druhé skupiny vstupních dat, při čemž na jedenáctý až dvacátý druhý vstup je přivedena sběrnice adresy, zatímco první ovládací vstup paměti displeje je vstupem pro první ovládací signál a druhý ovládací vstup paměti displeje je vstupem pro druhý ovládací signál, přičemž na první až osmý výstup parně ti displeje je připojena sběrnice první skupiny výstupních dat, přičemž první až osmý výstup displeje je připojen na první až osmý vstup pevné paměti znaků, přičemž devátý výstup paměti displeje je připojen na první vstup paměti inversního bitu, zatímco desátý výstup paměti displeje je připojen na první vstup paměti podtržení znaku, přičemž výstup paměti podtržení znaku je připojen na sedmý vstup modulačního obvodu, zatímco první výstup parně ti inversního bitu je připojen na pátý vstup modulačního obvodu, přičemž na aestý vstup tohoto obvodu je připojen druhý výstup paměti inversního bitu, zatímco na čtvrtý vstup modulačního obvodu je připojen pátý výstup čítače řádku rastru, zatímco na třetí vstup modulačního obvodu je připojen první výstup čítače řádku rastru, přičemž druhý, třetí a čtvrtý

217 131 výstup tohoto čítače je připojen na devátý, desátý a jedenáctý vstup pevné paměti znaků , zatímco první až pátý výstup pevné paměti znaků je připojen na první až pátý vstup registru zobrazení, přičemž výstup tohoto registru je připojen na první vstup modulačního obvodu, jehož vstup je vstupem pro ovládací signál displeje, přičemž výstup modulačního obvodu je výstupem signálu pro jasovou modulaci.

Výhodou zapojení obvodů pro jasovou modulaci obrazovkového displeje je především to,že pomocí několika obvodů lze rozšířit normální způsob zobrazení znaků o další modifikaci způsobu zobrazení, tzv.inversní zobrazení a dosáhnout snadné možnosti diskrétního podtrhávání znaků. Velkou výhodou je malý počet běžných logických integrovaných obvodů pottřebnýoh pro získání signálu jasové modulace obrazovky a jednotná organizace paměti displeje.

Příklad zapojení obvodů pro jasovou modulaci obrazovkového displeje podle vynálezu je uveden na přiložených výkresech, kde na obr.l je blokové schéma obvodů pro jasovou modulaci obrazovkového displeje, obr,2 je příklad konkrétního zapojení modulačního obvodu sestaveného z logických členů ML.

V uvedeném příkladě podle obr.l je nakreslena podstatná část obvodů pro jazovou modulaci, která obsahuje časový zdroj 2, pamět displeje 1 se vstupními a výstupními signály, čítač řádku rastru 3, pamět inversního bitu 4, paměí podtržení znaku 5, registr zobrazení 6, pevnou paměí znaků 7 a modulační obvod 8. Do paměti displeje 1 je přiváděna sběrnice první skupiny vstupních dat 10, které obsazují první 110 až osmý 117 vstup paměti displeje 1, sběrnice druhé skupiny vstupních dat 11, připojená na devátý 118 a desátý 119 vstup paměti displeje 1, sběrnice adresových vodičů 13 připojena na jedenáctý 130 až dvacátý druhý 141 vstup paměti displeje 1, první ovládací signál 1£ je připojen na první ovládací vstup 142 paměti displeje 1, druhý ovládací signál 16 je připojen na druhý ovládací vstup 143 paměti displeje 1. Sběrnice první skupiny výstupních dat 20 vychází z prvního 120 až osmého

127 výstupu paměti displeje 1, přičemž první výstup 120 paměti displeje 1 je spojen s prvním vstupem 710 pevné paměti znaků 7 až osmý výstup 127 paměti displeje 1 je spojen s os mým vstupem 717 pevné paměti znaků 7. Devátý výstup 128 paměti displeje 1 je připojen na první vstup 410 paměti inversního bitu 4, zatímco desátý výstup 129 paměti displeje 1 je připojen na první vstup 510 paměti podtržení znaku £. První 720 až pátý 724 výstup pevné paměti znaků 7 jsou přivedeny lia první 610 až pátý 614 vstup registru zobrazení 6, na je hož šestý vstup 615 je přiveden první výstup 221 časového zdroje 2, zatímco druhý výstup 222 časového zdroje 2 je připojen na druhý vstup 811 modulačního obvodu 8. Třetí výstup 223 časového zdroje 2 je připojen na první vstup 310 čítače řádků rastru 3, jehož první výstup 320 je připojen na třetí vstup 812 modulačního obvodu 8. Druhý 321, třetí 322 a čtvrtý 323 výstup čítače řádků rastru 3 je připojen na devátý 730, desátý 731 a jedenáctý 732 vstup pevné paměti znaků 7. Pátý výstup 324 čítače řádků rastru 3 je spojen se čtvrtým vstupem 813 modulačního obvodu 8. Pátý vstup 814 modulačního obvodu 8 a jeho šestý vstup 815 jsou spojeny s prvním výstupem 420 a druhým výstupem 421 paměti inversního bitu 4. Sedmý vstup 816 modulačního obvodu 8 je spojen s prvním výstupem 520 paměti podtržení znaku 5» ha osmý vstup 817 modulačního obvodu 8 je přiváděn ovládací signál displeje 17. Devátý vstup 818 a desátý vstup 819 modulačního obvodu 8 je spojen s pátým výstupem 225 q šestým výstupem 226 časovéhe zdroje 2. Čtvrtý výstup 224 tohoto časového zdroje je připojen na druhý vstup 411 paměti inversního bitu 4 a druhý vstup 511 paměti podtržení znaku £. Požadovaný signál pro jasovou modulaci 18 je na výstupu 821 modulačního obvodu 8.

Činnost obvodu pro jasovou modulaci obrazovkového displeje podle obr.l je následující:

Sběrnice první skupiny vstupních dat 10, obsahující např.osmibitový kód znaku, je při vedena na první 110 až osmý 117 vstup dat paměti displeje 1. Sběrnice druhé skupiny vstupních dat 11, obsahující onformaci o způsobu zobrazení, normálně-inversně, a podtržení znaku je přivedena na devátý 118 a desátý 119 vstup paměti displeje 1. Sběrnice adresy 13 je přiváděna na jedenáctý 130 až dvacátý druhý 141 vstup paměti displeje 1. První ovládací signál 15 paměti displeje 1 obsahuje informaci o režimu paměti displeje 1, tj.čtení-zápis, druhým ovládacím signálem 16 paměti displeje 1 je synchronizační kmitočet. Sběrnice první skupiny výstupních dat 20 obsahuje čtený kód bezprostředně zobrazovaného znaku, sběrnice druhé sku3

217 131 piny výstupních dat prezentována na devátém výstupu 128 pamětí displeje 1 a obsahuje údaj o způsobu zobrazení bezprostředně zobrazovaného znakuj na desátém výstupu 12*? paměti displeje 1 je obsažen údaj o podtržení bezprostředně zobrazovaného znaku. Údaje na sběrnici druhé skupiny výstupních dat jsou uchovány v paměti inversního bitu 4 a paměti podtržení znaku 5. Informace o způsobu zobrazení a podtržení znaku je z prvního výstupu 420 a druhého výstupu 421 paměti inversního bitu 4 a z výstupu 520 paměti podtržení znaku £ přiváděna na pátý 814 šestý 815 a sedmý 816 vstup modulačního obvodu 8. Sběrnice první skupiny výstupních dat 20, která obsahuje v daném příkladě zapojení osmi bitů kódu znaku, je přivedena na první 710 až osmý 717 vstup pevné paměti znaků 7, jehož první 720 až pátý 724 výstup pevné paměti znaků 7 je přiveden na první 610 až pátý 61^ vstup registru zobrazení 6, jehož výstup 620 je přiváděn na první vstup 810 modulačního obvodu 8. Přivedením ovládacího signálu displeje 17 na osmý vstup 817 a přivedením pátého 22J5 a šestého 226 výstupu časového zdroje 2 na devátý 818 a desátý 819 vstup modulačního obvodu 8 je přesně určen časový úsek skutečného zobrazovaní na annitku obrazovky. Ostatní časové úseky pruastavuji zatemnění stínítka obrazovky displeje. Modulační obvod 8 generuje na svém výstupu 821 signál pro jafeovou modulaci 18.

Obdobného obvodu podle obr» 1 lze dále použít např.v oboru tiskáren, kde je užíváno řádkování v rastru a bodový tisk. Příkladem může být sériové bodová tiskárna na teplotně citlivý papír pomocí teplotní tiskací hlavičky.

Příklad zapojení obvodu pro jasovou modulaci obrazovkového displeje, jehož znaky jsou sestaveny v mozaice 5x7 bodů, lze rozšířit podle potřeby i na odlišný tvar bodové mozaiky, tvořící základní pole pro zobrazování znaku.

Claims

PŘEDMĚT VYNÁLEZU

1. Zapojení obvodů pro jasovou modulaci obrazovkového displeje, sestaveného z paměti displeje, pevné paměti znaků, časového zdroje s oscilátorem a registru zobrazení, vyznačené tím, že první výstup (221) časového zdroje (2) je připojen na šestý vstup (615) registru zobrazení (6) a současně na jedenáctý vstup (820) modulačního obvodu (8), přičemž druhý výstup (222) časového zdroje (2) je připojen na dr uhý vstup (811) modulačního obvodu (8), třetí výstup (223) časového zdroje (2) je připojen na první vstup (310) čítače řádků reastru (3) , čtvrtý výstup (224) časového zdroje (2) je připojen na druhý vstup (411) paměti inversního bitu (4) a současně na druhý vstup (511) paměti podtržení znaku (5). zatímco pátý výstup (225) a šestý výstup(226) časového zdroje (2) jsou připojeny na devátý (818) a desátý (819) vstup modulačního obvodu (8), přičemž na první (110) až osmý (117) vstup paměti displeje (1) je přivedena sbšrnloe první skupiny vstupních dat (10), zatímco na devátý (118) a desátý (119) vstup paměti displeje (1) je přivedena sběrnice druhé skupiny vstupních dat (11), přičemž na jedenáctý (130) až dvaoátý druhý (141) vstup je přivedena sběrnice adresy (13), zatímco první ovládací vstup (142) paměti displeje (1) je vstupem pro první ovládací signál (15) a druhý ovládací vstup (143) paměti displeje (1) je vstupem pro druhý ovládací signál (16), přičemž na první .(120) až osmý (127) výstup paměti displeje (1) je připojena sběrnice první skupiny výstupních dat (20), přičemž první (120) až osný (127) výstup paměti displeje (1) je připojen na první (710) až osmý (717) vstup pevné paměti znaků (7), přičemž devátý výstup (128) paměti displeje (1) je připojen na první vstup ( 410 ) paměti inversního bitu (4), zatímco desátý výstup (129) paměti displeje (1) je připojen na první vstup (510) paměti potržení znaku (5), přičemž výstup /520) paměti podtržení zanku (5) je připojen na sedmý vstup (ál6) modulačního obvodu (8), zatímco první výstup (420) paměti inversního bitu (4) je připojen na pátý vstup (814) modulačního obvodu (8), přičemž na šestý vstup (815) tohoto obvodu je připojen druhý výstup (421) paměti inversního bitu (4) , zatímco na čtvrtý vstup (ál3) modulačního obvodu (8) je připojen pátý výstup (324) čítače řádku rastru (3), zatímco na třetí vstup (812) modulačního obvodu (8) je připojen první výstup (320) čítače řádku rastru (3), přičemž druhý (321), třetí (322) a čtvrtý (323) výstup tohoto čítače je připojen na devátý (730), desátý (731) a jedenáctý (732) vstup pevné paměti znaků (7), zatímco první (720) až pátý (724) výstup pevné paměti znaků (7) je

217 131 připojen na první (610) až pátý (614) vstup registru zobrazení (6), přičemž výstup (620) tohoto registru je připojen na první vstup /810)modulačního obvodu (8), jehož osmý vstup (817) je vstupem ,pro ovládací signál displeje (17), přičemž výstup (8ěl) modulačního obvodu (8) je výstupem signálu pro jasovou modulaci (18).
2. Zapojení obvodů pro jasovou modulaci obrazovkového displeje podle bodu 1, vyznačené tím, že první vstup (810) modulačního obvodu (8) je připojen na první vstup (851) třetího hradla ( 85), druhý vstup (811) modulačního obvodu (8) je spojen se čtvrtým (894), pátým (895) a osmým ( 989 ) vstupem pátého hradla ( 89), třetí vstup (812) modulačního obvodu(8) je spojen s prvním vstupem (831) prvního hradla (83), zatímco čtvrtý vstup (813) modulač ního obvodu (8) spojen s druhým vstupem (832) prvního hradla (83) a současně se druhým vstupem (842) druhého hradla (84), přičemž pátý vstup (814)modulačního obvodu (8) je spojen se třetím (893) a šestým (896) vstupem pátého hradla (89), zatímco šestý vstup (815) modulačního obvodu (8) je spojen s desátým vstupem (900) pátého hardal (89), sedmý vstup (816) modulačního obvodu (8) je spojen s prvním vstupem (841) druhého hradla (84), přičemž osmý vstup (817) modulačního obvodu (8) je spojen s druhým vstupem (882) čtvrtého hardla (88), devátý (ál-β) a desátý (819( vstup modulačního obvodu (8) je spojen ae třetím (883) a čtvrtým (88č) vstupem čtvrtého hradla;.(88), zatímco jedenáctý vstup (820) modulačního obvodu je spojen s druhým vstupem (852) třetího hradla (85), jehož výstup (853) je připojen na sedmý vstup (897) pátého hradla (89) a vstup (861) prvního invertoru (86), přičemž výstup (862) tohoto invertoru je připojen na jedenáctý vstup (901) pátého hradla (89), zatímco výstup (833) prvního hradla (83) je spojen s prvním (891) a drahým (892) vstupem pátého hradla (89), přičemž výstup (843) druhého hradla (84) je spojen s devátým vstupem (899) pátého hradla (89), jehož výstup (902) je spojen se vstupem (871) druhého, .invertoru (87), jehož výstup (872) je připojen na první vstup (881) čtvrtého hradla (88), přičemž výstup (885) tohoto hradla (88) tvoří výstup (821) modulačního obvodu (8).