CS215634B1 - Hlídač aktivity - Google Patents
Hlídač aktivity Download PDFInfo
- Publication number
- CS215634B1 CS215634B1 CS163180A CS163180A CS215634B1 CS 215634 B1 CS215634 B1 CS 215634B1 CS 163180 A CS163180 A CS 163180A CS 163180 A CS163180 A CS 163180A CS 215634 B1 CS215634 B1 CS 215634B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- processor
- counter
- activity monitor
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Hlídač aktivity řeší problém kontroly provozuschopnosti samočinného počítače tím, že nezávisle na činnosti kontrolovaného systému vyvolá poruchový signál, ne- hlásí-li kontrolovaný systém pravidelně při průchodu program kontrolními body, že Λ je v normálním provozním stavu. 'Hlídač aktivity je použitelný téměř ve všech zařízeních pro zpracování informací. Podstata vynálezu je nejlépe vystižena v sedmém odstavci popisu vynálezu.
Description
Vynález se týká hlídače aktivity, který hlídá v programově či mikroprogramově řízeném procesu řádný průchod programu mikroprogramu zvolenými kontrolními body, programově řízené procesory se vyznačují tím, že jejich operační systém by měl být uzavřený, čímž rozumíme tu vlastnost, že v každém okamžiku je další vývoj programu jednoznačně určen a celkový počet instrukci je kotíečný. Je dobře známé, že i v zásadně odladěných programech se mohou vždy vyskytnout neodladěné vedlejší větve, které i když nejsou vždy zcela podstatné, mohou způsobit při určité situaci vnějších podmínek, zejména v situacích programátorem neočekávaných chybné pokračování, které se obvykle projeťi zacyklením programu. K podobné situaci dochází i v některých případech selhání technických prostředků, kdy nedojde například k dokončení instrukce vlivem vnějších podmínek. Toto nebezpečí je větší u procesorů nebezpečných, nebo zabezpečených pouze částečně a déle v procesorech spolupracujících s mechanickými zařízeními, kde v důsledku jejich mimořádného stavu se může v nekonečné smyčce očekávat splnění některé podmínky, nebo pokud je instrukce vázána na dokončení mechanické Činnosti, nemusí dojít k jejímu ukončení a procesor nepokračuje v programu.
Známá řešení tohoto problému spočívají v jednoúčelových technických prostředcích, které jsou sestrojeny tak, že po uplynutí určité doby se instrukce násilně dokončí, aby program mohl dále pokračovat. Případy možného cyklení musí být autorem programu předem očekávány a rovněž na vhodném příkladu odladěny. Vytváření těchto podmínek pro odladění takovýchto zvláštních případů bývá někdy velmi obtížné, protože nejsou programově dosažitelné a někdy to není vůbec možné. V důsledku toho se pak v provozním stavu vyskytuji občas zvláštní stavy, kdy procesor přestává plnit svoje funkce i když sám je provozuschopný.
Tyto nedostatky odstraňuje hlídač aktivity podle vynálezu, který spočívá v tom, že výstup tvarovacího obvodu signálu 50 nebo 60 Hz je připojen na prvý vstup čítače, jehož prvý výstup je připojen na jeden z podmínkových vstupů procesoru a jehož druhý výstup je připojen na prvý vstup výstupní paměti, na jejíž výstup je připojen optický, nebo jiný signální prvek a na jejíž druhý nulovací vstup je připojen jeden z ovládacích výstupů procesoru, který je současně připojen na druhý nulovací vstup čítače, přičemž další z ovládacích výstupů procesoru je připojen k nahazovacímu vstupu paměti předvolby reakce a další výstup procesoru je připojen k jejímu shazovacímu vstupu, přičemž její výstup je připojen k druhému vstupu součinového výstupního hradla,jehož výstup je připojen k procesoru obdobně, jako ostatní výstupy signálů o mimořádných stavech a její prvý vstup je připojen na druhý výstup čítače.
Na výkresu je znázorněno jedno možné provedení hlídače aktivity podle tohoto vynálezu. Obvod sestává z tvarovacího obvodu 1, čítače _2, paměti J předvolby reakce,paměti J výstupu a výstupního hradla £, přičemž na vstup tvarovacíhoobvodu 1 je přiveden nízkovoltový sinusový signál 100 například 50 nebo 60 Hz, přičemž výstup tohoto obvodu 1 je· připojen na prvý vstup 21 čítače 2, jehož prvý výstup 23 je připojen na jeden z podmínkových vstupů procesoru a jehož druhý výstup 24 je připojen na prvý vstup 41 paměti 4 výstupu, ma jejíž výstup 43 je připojen optický, nebo jiný signální prvek 6 a na jejíž druhý nulovací vstup ! 42 je připojen jeden z ovládacích výstupů procesoru, například AKTIVKA 200. který je současně připojen na druhý nulovací vstup 22 čítače 2, přičemž další z ovládacích výstupů 300 procesoru je připojen k nahazovacímu vstupu 31 paměti J předvolby reakce a další výs2 tup 301 procesoru je připojen k jejímu vstupu 32. Přičemž její výstup je připojen k druhému vstupu 52 součinového výstupního hradla jehož výstup 53 je připojen k procesoru podobným způsobem, jako ostatní signály o mimořádných stavech a její prvý vstup 51 je připojen na druhý výstup 24 čítače 2.
Vlastní popis činnosti hlídače aktivity bude uveden na příkladu provedení podle výkresu Zapojení hlídače aktivity se vyznačuje tím, že se skládá z čítače 2 impulsů odvozených s výhodou od sítová frekvence, z obvodů tvořících paměť 3 předvolby, které umožňují zvolit reakci na zjištěnou neaktivitu buň rozsvícením indikačního prvku 6 nebo rozsvícením indikačního prvku a generací signálu PORUCHA do obvodu zpracovávajících tyto signály i z jiných hlídačů. Hlídač aktivity je programově , nebo mikroprogramově ovládán na základě signálu ŽÁDOST 0 OBSLUHU, který se začne vydávat asi 2,5 sek po začátku čítání až do signálu NEAKTIVITA a který je nutné zařadit do mikro resp. operačního kódu procesoru jako jednu z testovaných podmínek. Pokud má být zachován aktivní stav hlídače aktivity, musí procesor nejpozději do 2,5 sek po vzniku signálu ŽÁDOST 0 OBSLUHU odpovědět signálem AKTIVKA, což je impuls generovaný jednou z (mikro) instrukci (mikro)- operačního kódu procesoru. Tím se vyvolá vynulování čítače a tím i ukončení signálu ŽÁDOST 0 OBSLUHU. Není-li procesor aktivní, pak po 2,5 sek po vyslání ŽÁDOSTI 0 OBSLUHU nevýšle signál AKTIVKA, nahodí se klopný obvod NEAKTIVITA a rozsvítí se odpovídající indikační prvek. Je-li to předvolbou umožněno, vznikne ještě signál PORUCHA, který se dále zpracovává jako výstupy ostatních hlídačů procesoru.
Hlídač aktivity podle tohoto vynálezu je velice univerzální a lze jej tedy použít téměř ·. u každého zařízení pro zpracování informací. Podstatně zvyšuje informovanost uživatele takového zařízení o jeho provozuschopnosti a podle vnějších podmínek může i automaticky ukončit mimořádný stav zařízení vyvolaný některými chybami, v programu, či poruchami vlastního zařízení a tak zlepšit jeho spolehlivost a zvýšit jeho výkon.
Claims (1)
- PŘEDMĚT VYNÁLEZUHlídač aktivity procesoru pro zpracování informací, vyznačený tím, že výstup tvarovacího obvodu (1) signálu 50 nebo 60 Hz je připojen na prvý vstup (21) čítače (2), jehož prvý výstup (23) je připojen na jeden z podmínkových vstupů procesoru a jehož druhý výstup (24) je připojen na prvý vstup (41), na jejíž výstup (43) je připojen optický nebo jiný signální prvek (6) a na jejíž druhý nulovací vstup (42) je připojen jeden z ovládacích výstupů (200) procesoru, který je současně připojen na druhý nulovací vstup (22) čítače (2), přičemž další z ovládacích výstupů (300) procesoru je připojen k nahazovacímu vstupu (31) paměti (3) předvolby reakce a další výstup (301) procesoru je připojen k jejímu shazovacímu vstupu (32), přičemž její výstup je připojen k druhému vstupu (52) součinového výstupního hradla (5), jehož výstup (53) je připojen k procesoru obdobně, jako ostatní výstupy signálů o mimiřádných stavech a její prvý vstup (51) je připojen na druhý výstup (24) žítaěe (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS163180A CS215634B1 (cs) | 1980-03-10 | 1980-03-10 | Hlídač aktivity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS163180A CS215634B1 (cs) | 1980-03-10 | 1980-03-10 | Hlídač aktivity |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS215634B1 true CS215634B1 (cs) | 1982-09-15 |
Family
ID=5351144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS163180A CS215634B1 (cs) | 1980-03-10 | 1980-03-10 | Hlídač aktivity |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS215634B1 (cs) |
-
1980
- 1980-03-10 CS CS163180A patent/CS215634B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7202448B2 (ja) | 安全性が要求されるプロセスを監視する自動化システム | |
| US6598178B1 (en) | Peripheral breakpoint signaler | |
| US4635258A (en) | System for detecting a program execution fault | |
| US4511982A (en) | Numerical control device | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| CS215634B1 (cs) | Hlídač aktivity | |
| Grunske | Transformational patterns for the improvement of safety properties in architectural specification | |
| Arm et al. | Increasing safety and reliability of roll-back and roll-forward lockstep technique for use in real-time systems | |
| JP7267400B2 (ja) | 安全性が要求されるプロセスを監視する自動化システム | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| Colnarič et al. | Exception handling and predictability in hard real-time systems | |
| JPS60254251A (ja) | デバツク方式 | |
| JPS5822459A (ja) | 割込要求監視方式 | |
| JPS61267840A (ja) | 擬似障害発生回路 | |
| SU1337901A1 (ru) | Устройство дл контрол хода программы и перезапуска ЭВМ | |
| CS271424B1 (en) | Diagnostic circuit connection for microcomputers | |
| Fowler | Tried and true. Part 3: Issues in real-time systems | |
| KR20220087247A (ko) | 항공기 소프트웨어에서 순서위배의 자율적 수리를 위한 건전성 관리 시스템 및 방법 | |
| JPH03126139A (ja) | ウォッチドッグタイマ回路 | |
| Jamro et al. | Running and testing the programs created in IEC 61131-3 languages | |
| WILLIAMS et al. | Development and qualification of computer-aided assessment(CAS)[Final Report] | |
| JPS57108940A (en) | Test processing system for operating system | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| HU192091B (en) | Permanently active supervisory arrangement for controlling programme run, advantagously for controlling machine-tools |