CS215634B1

CS215634B1 - Activity guard

Info

Publication number: CS215634B1
Application number: CS163180A
Authority: CS
Inventors: Zdenek Fixa; Otakar Plechata; Ladislav Siska
Original assignee: Zdenek Fixa; Otakar Plechata; Ladislav Siska
Priority date: 1980-03-10
Filing date: 1980-03-10
Publication date: 1982-09-15

Abstract

Hlídač aktivity řeší problém kontroly provozuschopnosti samočinného počítače tím, že nezávisle na činnosti kontrolovaného systému vyvolá poruchový signál, ne- hlásí-li kontrolovaný systém pravidelně při průchodu program kontrolními body, že Λ je v normálním provozním stavu. 'Hlídač aktivity je použitelný téměř ve všech zařízeních pro zpracování informací. Podstata vynálezu je nejlépe vystižena v sedmém odstavci popisu vynálezu.The activity monitor solves the problem of self-checking by triggering a fault signal regardless of the operation of the system being checked, unless the system being checked reports check points regularly when passing through the program that Λ is in normal operating condition. The activity monitor can be used in almost all information processing devices. The subject matter of the invention is best described in the seventh paragraph of the disclosure.

Description

Vynález se týká hlídače aktivity, který hlídá v programově či mikroprogramově řízeném procesu řádný průchod programu mikroprogramu zvolenými kontrolními body, programově řízené procesory se vyznačují tím, že jejich operační systém by měl být uzavřený, čímž rozumíme tu vlastnost, že v každém okamžiku je další vývoj programu jednoznačně určen a celkový počet instrukci je kotíečný. Je dobře známé, že i v zásadně odladěných programech se mohou vždy vyskytnout neodladěné vedlejší větve, které i když nejsou vždy zcela podstatné, mohou způsobit při určité situaci vnějších podmínek, zejména v situacích programátorem neočekávaných chybné pokračování, které se obvykle projeťi zacyklením programu. K podobné situaci dochází i v některých případech selhání technických prostředků, kdy nedojde například k dokončení instrukce vlivem vnějších podmínek. Toto nebezpečí je větší u procesorů nebezpečných, nebo zabezpečených pouze částečně a déle v procesorech spolupracujících s mechanickými zařízeními, kde v důsledku jejich mimořádného stavu se může v nekonečné smyčce očekávat splnění některé podmínky, nebo pokud je instrukce vázána na dokončení mechanické Činnosti, nemusí dojít k jejímu ukončení a procesor nepokračuje v programu.The present invention relates to an activity monitor that monitors in a program or microprocessed process the proper passage of a microprogram program at selected checkpoints, the program controlled processors being characterized by their operating system being closed, which means that at any moment there is a further development program is clearly determined and the total number of instructions is quoted. It is well known that even in substantially debugged programs there may always be non-debugged side branches, which, although not always essential, may cause an erroneous continuation in a certain situation of external conditions, especially in situations unexpected by the programmer, which usually go through cycling the program. A similar situation occurs in some cases of failure of technical means, for example, when the instruction is not completed due to external conditions. This danger is greater for processors that are unsafe or only partially and longer secured in processors that cooperate with mechanical devices where, due to their state of emergency, a condition may be expected to be met in an infinite loop or if the instruction is bound to complete the mechanical activity. its termination and the processor does not continue with the program.

Známá řešení tohoto problému spočívají v jednoúčelových technických prostředcích, které jsou sestrojeny tak, že po uplynutí určité doby se instrukce násilně dokončí, aby program mohl dále pokračovat. Případy možného cyklení musí být autorem programu předem očekávány a rovněž na vhodném příkladu odladěny. Vytváření těchto podmínek pro odladění takovýchto zvláštních případů bývá někdy velmi obtížné, protože nejsou programově dosažitelné a někdy to není vůbec možné. V důsledku toho se pak v provozním stavu vyskytuji občas zvláštní stavy, kdy procesor přestává plnit svoje funkce i když sám je provozuschopný.Known solutions to this problem reside in dedicated technical means, which are designed so that after a certain period of time the instructions are forcibly completed to allow the program to continue. Cases of possible cycling must be anticipated by the program author and debugged in a suitable example. Creating these conditions to debug such special cases is sometimes very difficult because they are not programmatically achievable and sometimes not at all possible. As a result, in the operating state, there are occasionally special states in which the processor ceases to perform its functions even if it itself is operable.

Tyto nedostatky odstraňuje hlídač aktivity podle vynálezu, který spočívá v tom, že výstup tvarovacího obvodu signálu 50 nebo 60 Hz je připojen na prvý vstup čítače, jehož prvý výstup je připojen na jeden z podmínkových vstupů procesoru a jehož druhý výstup je připojen na prvý vstup výstupní paměti, na jejíž výstup je připojen optický, nebo jiný signální prvek a na jejíž druhý nulovací vstup je připojen jeden z ovládacích výstupů procesoru, který je současně připojen na druhý nulovací vstup čítače, přičemž další z ovládacích výstupů procesoru je připojen k nahazovacímu vstupu paměti předvolby reakce a další výstup procesoru je připojen k jejímu shazovacímu vstupu, přičemž její výstup je připojen k druhému vstupu součinového výstupního hradla,jehož výstup je připojen k procesoru obdobně, jako ostatní výstupy signálů o mimořádných stavech a její prvý vstup je připojen na druhý výstup čítače.These drawbacks are overcome by the activity monitor according to the invention, wherein the output of the 50 or 60 Hz signal shaping circuit is connected to a first counter input, the first output of which is connected to one of the conditional inputs of the processor and the second output of which is connected to the first input of the a memory to which an optical or other signal element is connected and to which a second reset input is connected to one of the processor control outputs which is simultaneously connected to a second counter reset input, the other of the processor control outputs being connected to a preset memory input input the reaction and other output of the processor is connected to its drop input, its output is connected to the second input of the product output gate, the output of which is connected to the processor similarly to the other outputs of emergency signals and its first input is connected to the second output no. counters.

Na výkresu je znázorněno jedno možné provedení hlídače aktivity podle tohoto vynálezu. Obvod sestává z tvarovacího obvodu 1, čítače _2, paměti J předvolby reakce,paměti J výstupu a výstupního hradla £, přičemž na vstup tvarovacíhoobvodu 1 je přiveden nízkovoltový sinusový signál 100 například 50 nebo 60 Hz, přičemž výstup tohoto obvodu 1 je· připojen na prvý vstup 21 čítače 2, jehož prvý výstup 23 je připojen na jeden z podmínkových vstupů procesoru a jehož druhý výstup 24 je připojen na prvý vstup 41 paměti 4 výstupu, ma jejíž výstup 43 je připojen optický, nebo jiný signální prvek 6 a na jejíž druhý nulovací vstup ^!42 je připojen jeden z ovládacích výstupů procesoru, například AKTIVKA 200. který je současně připojen na druhý nulovací vstup 22 čítače 2, přičemž další z ovládacích výstupů 300 procesoru je připojen k nahazovacímu vstupu 31 paměti J předvolby reakce a další výs2 tup 301 procesoru je připojen k jejímu vstupu 32. Přičemž její výstup je připojen k druhému vstupu 52 součinového výstupního hradla jehož výstup 53 je připojen k procesoru podobným způsobem, jako ostatní signály o mimořádných stavech a její prvý vstup 51 je připojen na druhý výstup 24 čítače 2.The drawing shows one possible embodiment of an activity monitor according to the present invention. The circuit consists of a shaping circuit 1, a counter 2, a reaction preset memory J, an output memory J and an output gate 6, wherein a low-voltage sinusoidal signal 100, for example 50 or 60 Hz, is applied to the shaping circuit 1. input 21 of counter 2, whose first output 23 is connected to one of the conditional inputs of the processor and whose second output 24 is connected to the first input 41 of the output memory 4, and whose output 43 is connected to an optical or other signaling element 6 and entrance ^! 42, one of the processor control outputs, for example, ACTIVE 200, is coupled to the second reset input 22 of counter 2, wherein another processor control output 300 is coupled to the input of the reaction preset memory J and another processor output 301 is connected. its output is connected to the second input 52 of the product output gate whose output 53 is connected to the processor in a manner similar to the other emergency signals and its first input 51 is connected to the second output 24 of the counter 2.

Vlastní popis činnosti hlídače aktivity bude uveden na příkladu provedení podle výkresu Zapojení hlídače aktivity se vyznačuje tím, že se skládá z čítače 2 impulsů odvozených s výhodou od sítová frekvence, z obvodů tvořících paměť 3 předvolby, které umožňují zvolit reakci na zjištěnou neaktivitu buň rozsvícením indikačního prvku 6 nebo rozsvícením indikačního prvku a generací signálu PORUCHA do obvodu zpracovávajících tyto signály i z jiných hlídačů. Hlídač aktivity je programově , nebo mikroprogramově ovládán na základě signálu ŽÁDOST 0 OBSLUHU, který se začne vydávat asi 2,5 sek po začátku čítání až do signálu NEAKTIVITA a který je nutné zařadit do mikro resp. operačního kódu procesoru jako jednu z testovaných podmínek. Pokud má být zachován aktivní stav hlídače aktivity, musí procesor nejpozději do 2,5 sek po vzniku signálu ŽÁDOST 0 OBSLUHU odpovědět signálem AKTIVKA, což je impuls generovaný jednou z (mikro) instrukci (mikro)- operačního kódu procesoru. Tím se vyvolá vynulování čítače a tím i ukončení signálu ŽÁDOST 0 OBSLUHU. Není-li procesor aktivní, pak po 2,5 sek po vyslání ŽÁDOSTI 0 OBSLUHU nevýšle signál AKTIVKA, nahodí se klopný obvod NEAKTIVITA a rozsvítí se odpovídající indikační prvek. Je-li to předvolbou umožněno, vznikne ještě signál PORUCHA, který se dále zpracovává jako výstupy ostatních hlídačů procesoru.The description of the activity monitor will be given by way of example according to the drawing. The activity monitor connection is characterized by the fact that it consists of a pulse counter 2, preferably derived from the mains frequency, from circuits forming a preset memory 3. element 6 or by illuminating the indicator element and generating a FAILURE signal to the circuit processing these signals from other watchers. The activity monitor is programmed or microprogrammed based on the OPERATOR REQUEST 0 signal, which starts to emit approximately 2.5 seconds after the start of the counting up to the INACTIVITY signal and which must be included in the micro- the operating code of the processor as one of the conditions tested. To keep the activity monitor active, the processor must respond within 2.5 seconds of the OPERATING REQUEST signal at the latest with the ACTIVE signal, a pulse generated by one of the (micro) instruction (micro) operating code of the processor. This causes the counter to be reset and thus to terminate the OPERATOR REQUEST signal. If the processor is not active, it will not send an ACTIVE signal after 2.5 seconds after the OPERATION 0 OPERATION has been sent, the INACTIVITY flip-flop will turn on and the corresponding indicator will light. If this is enabled by default, a FAIL signal is generated, which is further processed as outputs of the other CPU watchers.

Hlídač aktivity podle tohoto vynálezu je velice univerzální a lze jej tedy použít téměř ·. u každého zařízení pro zpracování informací. Podstatně zvyšuje informovanost uživatele takového zařízení o jeho provozuschopnosti a podle vnějších podmínek může i automaticky ukončit mimořádný stav zařízení vyvolaný některými chybami, v programu, či poruchami vlastního zařízení a tak zlepšit jeho spolehlivost a zvýšit jeho výkon.The activity monitor of the present invention is very versatile and can therefore be used almost. for each information processing device. It significantly increases the user's awareness of the operability of the device and, depending on external conditions, can automatically terminate the emergency state of the device caused by some errors, in the program, or failures of the device itself, thus improving its reliability and improving its performance.

Claims

SUBJECT OF THE INVENTION

A processor for processing information, characterized in that the output of the 50 or 60 Hz signal shaping circuit (1) is connected to a first input (21) of a counter (2), the first output (23) of which is connected to one of the processor's condition inputs; whose second output (24) is connected to a first input (41), to the output (43) of which an optical or other signaling element (6) is connected, and to whose second reset input (42) is connected one of the control outputs (200) of the processor which is simultaneously connected to the second reset input (22) of the counter (2), wherein another of the processor control outputs (300) is connected to the cast input (31) of the reaction preset memory (3) and the other processor output (301) is connected to its dropping input (32), its output being connected to a second input (52) of the product output gate (5), the output (53) of which is connected to the processor similarly to the other signal outputs of extraordinary ch states and its first input (51) is connected to the second output (24) žítaěe (2).