Patents
Search within
Search within the title, abstract, claims, or full patent document: You can restrict your search to a specific field using field names.
Use TI= to search in the title, AB= for the abstract, CL= for the claims, or TAC= for all three. For example, TI=(safety belt).
Search by Cooperative Patent Classifications (CPCs): These are commonly used to represent ideas in place of keywords, and can also be entered in a search term box. If you're searching forseat belts, you could also search for B60R22/00 to retrieve documents that mention safety belts or body harnesses. CPC=B60R22 will match documents with exactly this CPC, CPC=B60R22/low matches documents with this CPC or a child classification of this CPC.
Learn More
Title
Abstract
Claims
Full Document
Find patents
Keywords and boolean syntax (USPTO or EPO format): seat belt searches these two words, or their plurals and close synonyms. "seat belt" searches this exact phrase, in order. -seat -belt searches for documents not containing either word.
For searches using boolean logic, the default operator is AND with left associativity. Note: this means safety OR seat belt is searched as (safety OR seat) AND belt. Each word automatically includes plurals and close synonyms. Adjacent words that are implicitly ANDed together, such as (safety belt), are treated as a phrase when generating synonyms.
Learn More
Search by
Chemistry searches match terms (trade names, IUPAC names, etc. extracted from the entire document, and processed from .MOL files.)
Substructure (use SSS=) and similarity (use ~) searches are limited to one per search at the top-level AND condition. Exact searches can be used multiple times throughout the search query.
Searching by SMILES or InChi key requires no special syntax. To search by SMARTS, use SMARTS=.
To search for multiple molecules, select "Batch" in the "Type" menu. Enter multiple molecules separated by whitespace or by comma.
Learn More
Patent numbers
Search specific patents by importing a CSV or list of patent publication or application numbers.
Řídící blok, zejména pro testováni binárních, logických funkcí
CS213591B1
Czechoslovakia
- Other languages
English - Inventor
Jan Bugar Oldrich Habada
- Info
- Similar documents
- Priority and Related Applications
- External links
- Espacenet
- Global Dossier
- Discuss
Description
translated from
Vynález se týká řídicího bloku, zejména pro testování binárních logických funkcí, který obsahuje pět paměťových členů, součtový člen, čtyři výpisové moduly, startovací modul, vstupní modul, povelový modul, krokový paměťový modul, testovací modul, časový modul, pracovní paměťový modul, porovnávací modul a modifikační modul.
Podobná zařízení používaná v současné době se vyznačují tim, že jejich konstrukce je mechanická s vysokým podílem lidského faktoru při testování daného zařízení, něho příliš složitá, kde vlastní testování probíhá poměrné rychle, ovšem příprava vlastního testovacího zařízení ke zkouškám celý proces značně zpomaluje. To se nepříznivě projevuje především ]ři testování funkce výrobků, zejména při výrobě logických jednotek ve větších sériích.
Uvedené nedostatky do značné míry odstraňuje řídící blok, zejména pro testování binárních logických funkcí podle vynálezu. Jeho podstata spočívá v tom, že aktivační vstup prvního paměťového členu je spojen s výstupem prvního výpisového modulu a se vstupem startovacího modulu, jehož výstup je propojen se vstupem vstupního modulu, aktivačním vstupem druhého paměťového členu, blokovacím vstupem prvníhe paměťového členu, s krokovacím vstupem čtvrtého paměťového členu a s blokovacím vstupem pátého paměťového Členu. Startovací vstup startovacího modulu je propojen s uvolňovacím vstupem druhého výpisového modulu. Dále paměťový vstup vstupního modulu je propojen s výstupem krokovacího paměťového členu, jehož vstup je propojen s paměťovým výstupem vstupního modulu jehož výstup je propojen s výstupem krokovacího paměťového členu, jehož vstup je propojen s paměťovým výstupem vstupního modulu, jehož výstup je propojen se vstupem krokovacího modulu, jehož paměťový vstup je propojen se vstupem krokovacího modulu, jehož paměťový vstup je propojen s krokovacím výstupem krokovacího paměťového modulu, jehož krokovací vstup je propojen s paměťovým výstupem krokovacího modulu, jehož pracovní výstup je propojen s krokovacím vstupem pracovního paměťového modulu. Modifikační vstup krokovacího modulu je propojen s modifikačním výstupem modifikačního modulu. Výstup krokovacího modulu je propojen se vstupem povelového modulu, jehož paměťový vstup je propojen s povelovým výstupem pracovního paměťového modulu, jehož povelový vstup je propojen s paměťovým výstupem povelového modulu, jehož výstup je propojen se vstupem testovacího modulu, jehož paměťový vstup je propojen s testovacím výstupem pracovního paměťového modulu, jehož testovací vstup je propojen s paměťovým výstupem testovacího modulu, jehož výpisový výstup je propojen s aktivačním vstupem třetího paměťového členu a vstupem druhého výpisového modulu. Časový výstup testovacího modulu je propojen se vstupem časového modulu, jehož výstup je propojen se vstupem porovnávacího modulu, s blokovacím vstupem třetího paměťového členu a výstupem druhého výpisového modulu, jehož výpisový výstup je propojen s uvolňovacím vstupem časového modulu a dále s výpisovým výstupem třetího výpisového modulu, s výpisovým výstupem poruchového výpisového modulu a výpisovým výstupem prvního výpisového modulu. Paměťový výstup časového modulu je propojen s časovým vstupem pracovního paměťového modulu, jehož porovnávací vstup je propojen s paměťovým výstupem porovnávacího modulu, jehož paměťový vstup je propojen s porovnávacím výstupem pracovního paměťového modulu. Vstup modifikačního modulu je propojen s modifikačním výstupem porovnávacího modulu, jehož poruchový výstup je propojen se vstupem poruchového výpisového modulu, s aktivačním vstupem
213 S91 čtvrtého paměťového členu a druhým vstupem součtového členu, jehož výstup je propojen, s blokovacím vstupem druhého paměťového členu. Výstup modifikačního modulu je propojen s aktivačním vstupem pátého paměťového členu, s prvním vstupem součtového členu a se vstupem třetího výpisového modulu, jehož výstup je propojen s výstupem poruchového výpisového modulu a se vstupem prvního výpisového modulu.
Oproti dosud používaným zařízením je řídící blok podle vynálezu výhodný především v tom, že umožňuje jednoduše testovat vyvíjené modulární jednotky řídícího systému určeného k řízeni technologických procesů, například pro řízení elektrárenských bloků a pod.
Oproti stávajícím testerům s manuální volbou testovaných logických kombinací, umožňuje řídicí blok efektivnější způsob testování s určitým komunikačním komfortem. To znamená automatické zadávání zkoušených kombinací, jejich kontrolu a v případě závady výpis poruchového protokolu s indikací místa poruchy, fiídící blok podle vynálezu je určen zejména pro vyhodnocovací zařízení k testování logických funkcí. Konstrukce bloku je uzpůsobena pro variabilní strukturu návazného zařízení, respektive nadřazeného řídícího systému, podle skladby zkoušených jednotek a nároků na vlastní průběh testu. Blok je řešen tak, že je možné provádět tak zvané zrychlené testování, bez výpisového zařízení, kde celková doba testu je dána pouze charakterem testované soustavy. Celková doba kontroly jednotky je dána prakticky součtem naprogramovaných toleračních časů v jednotlivých krocích, tyto časy představují minimální dobu reakce testované soustavy na vstupní podněty v daném kroku. Například při kontrole diodoreléové jednotky představuje čas dobu potřebnou na uklidnění kontaktů jednotlivých výstupů, fiídící blok podle vynálezu je novou variantou zapojení řídícího procesoru se specifickým zaměřením pro testovací účely uvedeného modulárního logického systému.
Na výkresu je znázorněno příkladné schéma řídícího bloku podle vynálezu, fiídící blok obsahuje první až pátý paměťový člen 1, 2, £, 4, £ , součtový člen 6, první až čtvrtý výpisový modul £, 13. 19. 20, povelový modul 11, startovací modul 8, vstupní modul £,.krokovací modul 10, testovací modul 12, časový modul 14, pracovní paměťový modul 15. krokový paměťový modul 16, porovnávací modul 17. modifikační modul 18. Aktivační vstup 1.1 prvního paměťového členu 1 je spojen s výstupem 7.3 prvního výpisového modulu 2 a se vstupem 8.1 startovacího modulu 8 jehož výstup 8.3 je propojen se vstupem 9.1 vstupního modulu £, s aktivačním vstupem 2.1 druhého paměťového členu 2, s blokovacím vstupem 1.2 prvního paměťového členu s krokovacím vstupem 4.2 čtvrtého paměťového členu 4 a s blokovacím vstupem 3.2 pátého paměťového členu £. Startovací vstup 8.2 startovacího modulu 8 je propojen s uvolňovacím vstupem 13.2 druhého výpisového modulu 13. Paměťový vstup 9.2 vstupního modulu £ je propojen s výstupem 16.3 krokovacího paměťového členu 16. jehož vstup 16.1 je propojen s paměťovým výstupem 9.3 vstupního modulu £, jehož výstup 9.4 je propojen se vstupem 10.1 krokovacího modulu 10, jehož paměťový vstup 10,3 je propojen s krokovacím výstupem 16.4 krokovacího paměťového modulu 16, jehož krokovací vstup 16.2 je propojen s paměťovým výstupem 10.4 krokovacího modulu 10, jehož pracovní výstup 10.5 je propojen s krokovacím vstupem 15.1 pracovního paměťového modulu 15. Modifikační vstup 10.2 krokovacího modulu 10 je propojen s modifikačním výstupem 18.2 módi3
213 S91 fikačního modulu 18. Výstup 10.6 krokovacího modulu 10 je propojen se vstupem 11.1 povelového modulu 11. jehož paměťový vstup 11.2 je propojen s povelovým výstupem 15.6 pracovního paměťového modulu 15. jehož povelový vstup 15.2 je propojen s paměťovým výstupem
11.5 povelového modulu 11, jehož výstup 11.4 je propojen se vstupem 12.1 testovacího modulu 12, jehož paměťový vstup 12.2 je propojen s testovacím výstupem 15.7 pracovního paměťového modulu 15. jehož testovací vstup 15.3 je propojen s paměťovým výstupem 12.5 testovacího modulu 12, jehož testovací výstup 12.4 je propojen s aktivačním vstupem 5·! třetího paměťového členu 2 a vstupem 15.1 druhého výpisového modulu 1J5. Časový výstup
12.5 testovacího modulu 12 je propojen se vstupem 14.1 časového modulu 14, jehož výstup
14.5 je propojen se vstupem 17.2 porovnávacího modulu 17. s blokovacím vstupem 5.2 třetího paměťového členu 2 a výstupem 15.5 druhého výpisového modulu 13. jehož výpisový výstup 15.4 je propojen s uvolňovacím vstupem 14.5 časového modulu 14 a dále s výpisovým výstupem 25 třetího výpisového modulu 20, s výpisovým výstupem 19.3 poruchového výpisového modulu 19 a výpisovým výstupem 7.2 prvního výpisového modulu £.Paměťový výstup 14.4 časového modulu 14 je propojen s časovým vstupem 15.4 pracovního paměťového modulu 15, jehož porovnávací vstup 15«5 de propojen s paměťovým vstupem 17·3 porovnávacího modulu 17, jehož paměťový vstup 17.1 je propojen s porovnávacím výstupem 15.8 pracovního paměťového modulu 15. Vstup 18.1 modifikačního modulu 18 je propojen s modifikačním výstupem 17.4 porovnávacího modulu 17, jehož poruchový výstup 17.5 je propojen se vstupem 19.1 poruchového výpisového modulu 19, s aktivačním vstupem 4.1 čtvrtého paměťového členu 4 a druhým vstupem 6.2 součtového členu 6 jehož výstup 6.5 je propojen s blokovacím vstupem 2.2 druhého paměťového členu 2. Výstup 18.5 modifikačního modulu 18 je propojen s aktivačním vstupem 5.1 pátého paměťového členu 5', s prvním vstupem 6.1 součtového členu 6 a se vstupem 20.1 třetího výpisového modulu 20, jehož výstup 20.2 je propojen s výstupem 19.2 poruchového výpisového modulu 19 a se vstupem 7·1 prvního výpisového modulu 7.
První až pátý paměťový člen 1,2,3,4,5 jsou tvořeny běžnými paměťovými prvky, struktura aktivačních a blokovacích vstupů je znázorněna ve schématu. První paměťový člen 1 zajišťuje indikaci připravenosti zařízení k testu. Druhý paměťový člen 2 zajišťuje signalizaci průběhu testu. Třetím paměťovým členem 3 d® signalizován tak zv. nucený stop, to je průběh testu je zastaven a na vnějším výpisovém zařízení je vypisován pokyn pro obsluhu testeru, kterým je nutno provést úkon na testované jednotce ručně, na pr. přepnutí přepínače, tlačítka a pod. Čtvrtý paměťový člen 4 signalizuje závadu, současně je prováděn výpis příslušného kroku s indikovanou poruchou u příslušného výstupu. Pátý paměťový člen 5 signalizuje ukončení testu jednotky, respektive stav bez závad. Součtový člen 6 zajišťuje blokádu druhého paměťového členu 2. První výpisový modul 7 zajišťuje výpis záhlaví protokolu o zkoušené jednotce před odstartováním testu. Vypisuje se typ jednotky, datum, výrobní číslo a pod. Pro zkrácení doby testu obsahuje první výpisový modul 7 ohskok, kterým je možné činnost modulu zablokovat. Startovací modul 8 vyhodnocuje přítomnost signálu na vstupu 8.2, kterým je přivedena informace o aktivaci tlačítka T, kterým je uvolněn vlastni průběh testu. Vstupní modul 9 zajišťuje počáteční nastavení registru. Krokovaoí modul 10 zajišťuje převod informaci z krokového paměťového modulu 16
213 S91 do pracovního paměťového modulu 15. Povelový modul 11 provádí vysílání příslušné kombinace signálu z pracovniho paměťového modulu 15 konkrétně z paměťové oblasti A^ . Testovací modul 12 vysílá informaci z paměťových buněk oblasti pracovního paměťového modulu 15 a provádí anylýzu zda je v tomto mistě uložen čas, nebo nepřímá adresa textu pokynu pro takzvaný nucený stop. Druhý výpisový modul 13 zajišťuje výpis textu na vnějším zařízení, který informuje obsluhu o nutnosti provést příslušný ruční úkon, např. přepnutí přepínače na testované jednotce. Časový modul 14 zajišťuje časovou prodlevu mezi vysíláním povelů na testovanou jednotku a sejmutím signálu o stavech jejich výstupů. Tato kombinace signálů je uložena do paměťové oblasti D^. pracovniho paměťového modulu 15. Pracovní paměťový modul 15 obsahuje oblast buněk A^, B^., Gk, kde jsou uloženy informace vždy pro jeden krok. V oblasti Ak je uložená kombihace povelů příslušného kroku, v oblasti Bjj. je jednak ukládána časová prodleva kroku, nebo adresa textu pro výpis pokynu pro ruční úkon, který je v tomto kroku nutno provést. V pblasti Ck jsou zapsány kombinace výstupních signálů, které musí testovaná soustava vyslat při správné funkci. V oblasti Dk je uložena skutečná adresa na vyslané povely podle obl&3ti A^. V krokovém paměťovém modulu 16 jsou uloženy potřebné informace pro jednotlivé kroky, v oblasti AQ, Bn, Cn, které jsou postupně přesouvány do příslušných oblastí A^, B^, pracovního paměťového modulu 15, přičemž obsah paměťových míst v.krokovém paměťovém modulu 16 se nemění.
Tento modul obsahuje ještě takzvanou vnitřní pracovní oblast P , kde je uložen celkový počet kroků, který je dán podle schématu indexem m. Krokový paměťový modul 16 obsahuje dále pracovní registr ,který určuje pořadové číslo právě probíhajícího kroku. Porovnávací modul 17 zajišťuje porovnání signálu z oblasti C^a D^ pracovního paměťového modulu 15.
J.
Modifikačni modul 18 zajišťuje zvýšeni čísla kroku v každém cyklu, provedeni posledního kroku je aktivován jeho výstup 18,3. poruchový výpisový modul 19 zajišťuje výpis poruchového protokolu prostřednictvím výpisového výstupu 19.3, po skončeni výpisu se program přes výstup 19.2 vrací do výchozího stavu, třetí výpisový modul 20 zajišťuje výpis po skončění testu „
Do výchozího stavu se zařízení dostane po zasunuti testované jednotky a připojeni napájecího napětí. Přes první výpisový modul 7 je vypsáno záhlaví výpisového protokolu a systém čeká na odstartování startovacím tlačítkem T.Svítí signálka SI - připraveno k testu. Po odstartování tlačítkem T vstupní modul 9 nastaví počáteční vstupní podmínky do výchozího stavu a krokovaci modul 10 podle počítadla kroků vybere z pracovního paměťového modulu 16 informace z oblasti A^ , B^. , Cjj. pracovního paměťového modulu 15.
Výstupem 10.6 krokovaciho modulu 10 je potom uvolněn povelový modul 11, který přenese kombinaci signálů z oblasti Afc na svůj povelový výstup 11.5» kterým se příslušné informace dostane až k vlastní testovací jednotce, která podle kombinace signálů procede patřičné úkony. Po vysíláni povelů na testovanou jednotku se aktivuje výstup 11.4 povelového modulu 11 a vstoupí do činnosti testovací modul 12. který vyhodnotí oblast Bfc pracovniho paměťového modulu 15. Zjišťuje zda je v této oblasti uložena informace o časové prodlevě nebo adresa textu pokynu pro ruční obsluhu a podle toho rozhoduje o aktivaci časového výstupu 12.5 nebo výpisového výstupu 12,4. V případě časového výstupu 12.5 je aktivován časový modul 14, který odčasuje podle informace z oblasti Bk pracovního paměťového modulu
213 591 a po odčasovéní provede vnějším vstupem 14.2 sejmutí kombinace odezvy signálů z testované jednotky. Tato kombinace je potom uložena do oblasti D^ pracovního paměťového modulu 15 a provede se aktivace výstupu 14.3. V případě druhém, to je když v oblasti není uložena informace o čase, je vypisován prostřednictvím výpisového výstupu 14.4 druhého výpisového modulu 14 příslušný pokyn pro obsluhu testeru a po jeho ukončeni čeká na opětnou aktivaci startovacího tlačítka T, tím je zaveden signál na uvolňovací vstup 13.2 z druhého výpisového modulu 13 a kktivuje se jeho výstup 13.3. V obou případech je potom neaktivován vstup 17.2 porovnávacího modulu 17, který porovnává oblasti a Djj. pracovního paměťového modulu 15, to je skutečné odezvy testovací jednotky s odezvami ' naprogramovanými. V případě souladu je naaktivován modifikační výstup 17.4 porovnávacího modulu 17, v druhém případě jeho poruchový výstup 17.5. V prvním případě jsou odezvy správné, dojde k aktivaci vstupu 18.1 modifikačního modulu 18,jehož modifikačním výstupem 18.2 se program vrací do krokovacího modulu 10 ,kde se vybírá další krok z krokového paměťového modulu 16 a celý cyklus se opakuje pokud nedojde k závadě a aktivaci poruchového výstupu 17·5 porovnávacího modulu 17 až do posledního kroku, který charakterizuje index 2 · a P°-tom dojde v posledním cyklu k aktivaci výstupu 18.3 modifikačního bloku 18, přes třetí výpisový modul 20 se vypíše příslušný výpis, např. bez závady a celý blok se přes výstup 20,2 dostane do výchozího stavu. Do tohoto stavu se dostane rovněž v případě, kdy je naaktivován poruchový výstup 17.5 porovnávacího modulu 17, vypsán příslušný poruchový protokol přes poruchový výpisový modul 19 a po jeho ukončení aktivován jeho výstup 19.2. Zde je opět blok připraven pro testováni nové jednotky stejného typu. V případě : jiného typu jednotky je nutné nově naprogramovat krpkový paměťový modul 16.
Řídicí blok je určen k testování binárních logických funkcí. Tvoří ucelený blok, který je přizpůsoben k napojení na nadřazený stavebnicový systém, který lze jako celek sestavit podle potřeb a specifikace testované soustavy. Zařízení podle vynálezu lze výhodně využít zejména pro zabezpečeni testování jednotek při výrobě, zejména většího množství kusů.
Řídicí blok lze rovněž uplatnit při testování obecných logických struktur, všude tam, kde lze popsat funkci zařízení řadou kroků s definovanými kombinacemi vstupních signálů a jejich odezvami.
Claims (1)
Hide Dependent
translated from
Claims (1)
Hide Dependent
translated from
- PŘEDMĚT VYNÁLEZUŘidiči blok, zejména pro testování binárních logických funkcí, obsahující pět paměťových členů, součtový člen, čtyři výpisové moduly, startovací modul, vstupní modul, povelový modul,testovací modul, časový modul, pracovní paměťový modul, krokový paměťový modul, porovnávací modul, modifikační modul,vyznačený tim, že aktivační vstup (l) prvního paměťového členu(l) je spojen s výstupem (7.3) prvního výpisového modulu (7) a se vstupem (8.1) startovacího modulu (8), jehož výstup (8.3) j® propojen se vstupem (9.1) vstupního modulu (9), s aktivačním vstupem (2.1) druhého paměťového členu (2), s blokovacím vstupem (1.2) prvního paměťového členu (1), s krokovacim vstupem (4.2) čtvtého paměťového členu (4)a s blokovacím vstupem (5.2) pátého paměťového členu (5), přičemž dále startovací213 591 vstup (8.2) startovacího modulu (8) je propojen s uvolňovacím vstupem (13.2) druhého výpisového modulu (lj), dále paměřový vstup (9·2) vstupního modulu (9) je propojen s výstupem (16.3) krokovacího paměťového členu(16), jehož vstup (16.1) je propojen s paměťovým výstupem (9·3) vstupního modulu (9), jehož výstup (9.4) je propojen se vstupem (10.1) krokovacího modulu(lO), jehož paměťový vstup (10.3) je propojen s krokovacim výstupem (16.4) krokovacího paměťového modulu (16), jehož krokovací vstup (16.2) je propojen s paměťovým výstupem (10.4) krokovacího modulu (10), jehož pracovní výstup (10.5) je propojen s krokovacim vstupem (15.1) pracovního paměťového modulu (15), dále modifikační vstup (10.2) krokovacího modulu (10) je propojen s modifikačním výstupem (18.2) modifikačního modulu (18), dále výstup (10.6) krokovacího modulu (10) je propojen se vstupem (11.1) povelového modulu (11), jehož paměťový vstup (11.2) je propojen s povelovým výstunem (15.6) pracovního paměťového modulu (15), jehož povelový vstup (15.2) je propojen s paměťovým vstupem (11.3) povelového modulu (11), jehož výstup (11.4) , je propojen se vstupem (12.1) testovacího modulu (12), jehož paměťový vstup (12.2) je propojen s testovacím výstupem (15.7) pracovního paměťového modulu (L5), jehož testovací vstup (15.3) je nropojen s paměťovým výstupem (L2.3) testovacího modulu (12), jehož výpisový výstup (12.4) je propojen s aktivačním vstupem (3.1) třetího paměťového členu (3) a vstupem :(13.1) druhého výpisového modulu (13), dále časový výstup (12.5) testovacího modulu (12) je propojen se vstupem (14.1) časového modulu (14), jehož výstup (14.3) je propojen se vstupem (17.2) porovnávacího modulu (17), s blokovaciv vstupem (3.2) třetího paměťového členu (3) a výstupem (13·3) druhého výpisového modulu (13), jehož výpisový výstup (13.4) je propojen s uvolňovacím vstupem (14.5) časového modulu (14) a déle s výpisovým výstupem (20.3) třetího výpisového modulu (20), s výpisovým výstupem (19.2) poruchového výpisového modulu(19) a výpisovým výstupem (7.2) prvního výpisového modulu ¢7), dále paměťový výstup (14.4) časového modulu (14) je propojen s časovým vstupem (15.4) pracovního paměťového modulu (15), jehož porovnávací vstup (15·5) js propojen s paměťovým výstupem (17.3) porovnávacího modulu (17), jehož paměťový vstup (17.1) je propojen s porovnávacím výstupem (15.8) pracovního paměťového modulu (15), dále vstup (18.1) modifikačního modulu (18) je propojen s modifikačním výstupem (17.4) porovnávacího modulu (17), jehož poruchový výstup (17.5) je propojen se vstupem (19.1) poruchového výpisového modulu (19), a aktivačním vatupem (4.1) čtvrtého paměťového členu (4) a druhým vstupem (6.2) součtového členu (6), jehož výstup (6.3) je propojen s blokovacím vstupem (2.2) druhého paměťového členu (2), dále výstup (18.3) modifikačního modulu (18) je propojen s aktivačním vstupem (5.1) pátého paměťového členu (5), s prvním vstupem (6.1) součtového členu (6) a se vstupem (20.1) třetího výpisového modulu (20), jehož výstup (20.2) je propojen s výstupem (19.2) poruchového výpisového modulu (19) a se vstupem (7.1) prvního výpisového modulu (7)·