CS210014B1 - Obvod pro řízení reverzace proudu - Google Patents

Description

Vynález se týká obvodu pro řízení reverzace proudu zdroje pro napájení stejnosměrných motoru, opatřeného řízenými usměrňovači v antiparalelním zapojení bez okruhových proudů, a regulátorem bez podřízené proudové smyčky.

Výkonové obvody tyristorových reverzačních usměrňovačů sestávající ze dvou dílčích usměrňovačů v antiparalelním zapojení se navrhují v provedení s okruhovými proudy, s potlačenými okruhovými proudy nebo bez okruhových proudů. U zapojení s okruhovými proudy a potlačenými okruhovými proudy jsou oba dílčí usměrňovače řízeny současně, tím vzniká okruhový proud, k jehož potlačení je nutno zařadit do sílového obvodu tlumivky. Naproti tomu zapojení bez okruhových proudů tlumivky nepotřebuje, ncbot v každém okamžiku vede pouze jeden z obou usměrňovačů . '

Současně se zvýší celková účinnost pohonu, nebot odpadají ztráty způsobené okruhovými proudy. Rovněž tak není třeba tyto proudy uvažovat při dimenzování tyristorů. Vzájemné přepínání dílčích usměrňovačů je řízeno bezkontaktně přepínacím obvodem, který zpracovává informace o požadovaném vedení proudu, skutečném vedení proudu a o tom, zda proud klesl na nulu, nebot k přepnutí může dojít pouze v bezproudovém stavu.

Pro zapojení bez okruhových proudů se obvykle používá regulátoru v provedení s vnitřní podřízenou proudovou smyčkou.

V tomto případe je výstupní napětí regulátoru otáček žádanou hodnotou proudu a jeho polarita určuje požadovaný směr vedexií proudu. Toto zapojení vyžaduje adaptivní regulátor proudu vzhledem k tomu, že proud přechází ze spojitého režimu do přerušovaného režimu a použití regulátoru proudu bez adaptace by vedlo ke zhoršení dynamických vlas tnos tí.

Avšak ani s adaptivním regulátorem nelze v oblasti přerušovaného proudu dosáhnout tak velkého zesílení otáčkové smyčky jako pří použití paralelního proudového regulátoru, nebot náhradní Časová konstanta vnitřní proudové smyčky je v režimu přerušovaného proudu dvakrát větší než časová konstanta obvodu bez proudové smyčky. Pro zkrácení doby reverzace proudu je navíc třeba samostatný obvod pro nastavování zapalovacího úhlu generátoru zapalovacích impulsů podle elektromotorické síly kotvy motoru.

Pro dynamicky náročné servopohony je proto výhodnější použít zapojení s paralelní proudovou smyčkou. Jako signálu o požadovaném smě^u vedení proudu je vsak nutno použít přímo signálů skutečné a žádané hodnoty otáček, a jejich srovnáním dostaneme informaci o požadované polaritě proudu. 2 důvodů stability regulační smyčky je nutné, aby srovnávací obvod měl hysterezi. To má však za následek necitlivost regulátoru na malé změny žádané nebo skutečné hodnoty otáčivé rychlosti řízených motorů.

Uvedené nedostatky jsou odstraněny u obvodu pro řízení reverzace proudu podle vynálezu, jehož podstatou je, že sestává ze zdroje signálu nulové hodnoty proudu a zdroje signálu žádaného směru vedení proudu, jejichž výstupy jsou připojeny na logickou sekvenční sít s vnitřní pamětí, opatřenou zpožďovacími prvky pro stanovení časové prodlevy mezi zablokováním jednoho a odblokováním druhého usměrňovače.

Zdroj signálu žádaného směru vedení, proudu je tvořen prvním komparátorem/na jehož první vstup je připojen zdroj napětí úměrného žádané hodnotě otáček, na druhý vstup je připojen výstup Čidla otáček a na třetí vstup je. připojen výstup regulátoru otáček.

Zdroj signálu nulové hodnoty proudu je tvořen druhým komparátorem, na jehož první vstup je připojen výstup čidla proudu a na druhý vstup je připojen zdroj nastavitelného prahového napětí. Výstupní, napětí prvního komparátoru je logickou proměnnou požadovaného směru vedení, přičemž logické jedničce přísluší, vodivost jednoho dílčího usměrňovače, logické nule pak vodivost druhého u směrnovace.

Logická sekvenční sít sestávající z invertorů a hradel je sestavena tak, že dovolí přepnutí z jednoho usměrňovače na druhý jednak až v okamžiku, kdy proud v obvode kotvy napájeného motoru klesl na nulu, jednak až poté, kdy je dosud vedoucí usměrňovač zablokován. K přepínaní z jednoho usměrňovače na druhý dochází nejen při reverzaci otáček motoru, ale i při snižování otáček, kdy motor je protiproudem přibrzděn, čímž dojde rychle k vyrovnáni regulační odchylky mezi požadovanou a skutečnou otáčivou rychlostí motoru.

Příklad provedení zdroje pro řízení reverzace proudu je znázorněn na výkresech, na nichž obr. 1 představuje blokové schéma zapojení obvodu podle vynálezu v regulátoru bez podřízené proudové smyčky, obr. 2 ukazuje blokové schéma předmětného obvodu a na obr. 3 jsou nakresleny časové průběhy signálů na výstupu obou komparátoru a na výstupu předmětného obvodu.

Řídicí obvod tyrístorového reverzačního usměrňovače sestává z proporcionálně integračního regulátoru 1_ otáček s blokem 2_ omezení nadproudu kotvy napájeného motoru. Výstupní signál regulátoru J_ otáček je veden jednak přes první blok 3. nastavení maximálního zapalovacího úhlu na první generátor £ zapalovacích impulsů pro první dílčí usměrňovač, jednak přes invertující zesilovač 5. a druhý blok 6_ nastavení maximálního zapalovacího úhlu na druhý generátor T_ zapalovacích impulsů pro druhý dílčí usměrňovač.

Na vstup regulátoru £ otáček přichází jednak napětí £g úměrné žádané hodnotě otáček, jednak napětí £_t úměrné skutečné hodnotě otáček odebírané z výstupu čidla otáček, které je rovněž připojeno na první vstup bloku £ omezení nadproudu, na jehož druhý vstup je připojen výstup Uj čidla proudu. Vstupní signály regulátoru £ otáček a bloku 2_ omezení nadproudu spolu s invertovaným výstupem regulátoru £ otáček jsou vedeny též na vstupy obvodu £ pro řízení reverzace proudu, z jehož výstupů vycházejí blokovací signály pro oba dílčí usměrňovače.

Obvod 8 pro řízení reverzace proudu sestává ze zdroje signálu nulové hodnoty proudu a zdroje signálu žádaného směru vedení proudu, jejichž výstupy jsou připojeny na logickou sekvenční sít s vnitřní pamětí, opatřenou zpožďovacími prvky pro stanovení Časové prodlevy mezi zablokováním jednoho a odblokováním druhého usměrňovače.

Zdroj 13 signálu žádaného směru proudu je tvořen prvním komparátorem 10 ,na jehož první vstup 11 je připojen zdroj napětí úměrného žádané hodnotě otáček, na druhý vstup 12 je připojen výstup čidla otáček a na třetí vstup 13 je připojen výstup regulátoru otáček.

Zdroj A signálu nulové hodnoty proudu je tvořen druhým komparátorem 20 ,na jehož první vstup 21 -je připojen výstup čidla proudu a na druhý vstup 22 je připojen zdroj nastavitelného prahového napětí. Výstup prvního komparátoru 10 je připojen na vstup prvního invertoru 3_£, jehož výstup je připojen na první vstup prvního hradla 41 . Výstup druhého komparátoru 20 je přes druhý invertor 32 připojen na druhý vstup prvního hradla 41 a na první vstup druhého hradla ££, jehož druhý vstup je připojen na výstup prvního komparátoru 10.

Výstup prvního hradla 41 je připojen na první vstup bistabilního klopného obvodu £0 , výstup druhého hradla £2 je připojen na druhý vstup bistabilního klopného obvodu £0, první výstup bistabilního klopného obvodu 4 0 je připojen na paralelně spojené vstupy třetího invertoru 3£ a prvního zpožďovacího hradla ££,jejichž výstupy jsou připojeny na vstupy třetího hradla 45, výstup třetího hradla ^45 tvoří výstup blokovacího signálu pro první usměrňovač, druhý výstup bistabilního klopného obvodu 40 je připojen na paralelně spojené vstupy čtvrtého invertoru 3.4 a druhého zpožďovacího hradla 44 , jejichž výstupy jsou připojeny na vstupy Čtvrtého hradla ££, výstup čtvrtého hradla 4 6 tvoří výstup blokovacího signálu pro druhý usměrňovač »

Bistabilňí klopný obvod £0 sestává z pátého hradla ££>jehož první vstup je prvním vstupem bistabilního klopného obvodu 40 a jehož výstup tvořící první výstup bístabiinxho klopného obvodu 40 je současně připojen na druhý vstup šestého hradla 48 , j ehož první vstup je druhým vstupem bistabilního klopného obvodu 40, a jehož výstup tvořící druhý výstup bistabilního klopného obvodu 40 je připojen na druhý vstup pátého hradla 4 7 . Všechna hradla a invertory logické sekvenční sítě 30 jsou s výhodou tvořeny logickými obvody negovaného součinu .

Výstupní napětí Ujo prvního komparátoru je logickou proměnnou požadovaného směru vedení proudu v obvodě kotvy napájeného motoru. Logické jedničce přísluší požadovaná vodivost prvního dílčího usměrňovače, logické nule pak požadovaná vodivost druhého dílčího usměrňovače.

Výstupní napětí £20 druhého komparátoru 20 jc signálem nulového proudu. Prahové napětí U_p přiváděné na druhý vstup druhého komparátoru 20 slouží pro nastavení minimálního vstupního napětí, při němž druhý komparátor 20 jednoznačně indikuje nulové výstupní napětí £i čidla proudu.

Zařazením prvního a druhého zpožďovacího hradla 43, 44 se dosáhne Časového zpoždění sestupné hrany blokovacích signálů £45, £46 na výstupech třetího a čtvrtého hradla 45, oproti sestupné hraně výstupních signálů £47, £48 čtvrtého a pátého hradla 47,

48,přičemž nástupní hrana obou blokovacích signálů £45» £46 nemá vzhledem k sestupné hraně příslušného výstupního signálu £47» £48 čtvrtého a pátého hradla 47, 48 zpoždění .

Velikost časové prodlevy se nastavuje volbou kapacit 35 v obvodě zpožďujících hradel 43 , 44 . Důsledkem je časová prodleva mezi zablokováním jednoho a odblokováním druhého dílčího usměrňovače. Rozdíl mezi žádanou a skutečnou rychlostí, což je tak zvaná regulační odchylka, může být kladný nebo záporný, podle toho, je-li skutečná rychlost menší nebo větší než žádaná rychlost. Polarita regulační odchylky tedy udává požadovaný směr vedení proudu. Změní-li regulační odchylka znaménko, např. při skokovém snížení žádané hodnoty rychlosti, nesouhlasí požadovaný směr vedení se skutečným.

Vlivem záporné odchylky klesá výstupní napět| regulátoru _1_ otáček/což má za následek pokles proudu na nulu. Generátor zapalovacích impulsů dílčího usměrňovače, který dosud vedl proud,se zablokuje, a po časové prodlevě 2 až 5 ras se odblokuje generátor

Claims (6)

1. PŘEDMĚT

   1. Obvod pro řízení reverzace proudu zdroje pro napájení stejnosměrných motorů, opatřeného řízenými usměrňovači v antiparalelnítn zapojení bez okruhových proudů, a regulátorem bez podřízené proudové smyčky, vyznačující, se tím, že sestává ze zdroje /A/ -signálu nulové hodnoty proudu a zdroje /B/ signálu žádaného směru vedení proudu, jejichž výstupy jsou připojeny na logickou sekvenční sít /30/ s vnitřní pamětí, opatřenou zpožďovacími pirvky pro stanovení časové prodlevy mezi zablokováním jednoho a odblokov áriím druh ého usměr ňovače .
2. 2. Obvod pro řízení reverzace proudu podle bodu 1, vyznačující se tím, že zdroj /B/ signálu žádaného směru vedení proudu je tvořen prvním komparátorem /10/, na jehož první vstup /11/ je připojen zdroj napětí úměrného žádané hodnotě otáček, ha druhý vstup /12/ je připojen výstup čidla otáček a na třetí vstup /13/ je připojen výstup regulátoru otáček.
3. 3. Obvod pro řízení reverzace proudu podle bodu 1, vyznačující se tím, že zdroj /A/ signálu nulové hodnoty proudu je tvořen druhým komparátorem /20/, na jehož první vstup /21/ je připojen výstup /Uj/ čidla proudu a na druhý vstup /22/ je připojen výstup /Up/ zdroje nastavitelného prahového napě tí.
4. 4. Obvod pro řízení reverzace proudu podle bodu 1, vyznačující se tím, že logická, sekvenční sít /30/ je tvořena prvním invertorem /31/ se vstupem připojeným na výstup zdroje signálu žádaného směru vedení proudu, a výstupem připojeným na první vstup prvního hradla /41/ a druhým invertorem /32/ se vstupem připojeným na výstup zdroje signálu nulové hodnoty proudu a výstupem připojeným na druhý vstup prvního hradla /41/ zapalovacích impulsů druhého dílčího usměrňovače. V případe snížení rychlosti dojde k invertorovému brzdění s rekuperací do sítě .

   VYNÁLEZU a na první vstup druhého hradla /42/, jehož druhý vstup je připojen na výstup zdroje signálu žádaného směru proudu, výstup prvního hradla /41/ je připojen na první' vstup bistabilního klopného obvodu /40/, výstup druhého hradla /42/ je připojen na druhý vstup bistabilního klopného obvodu /40/, první výstup bistabilního klopného obvodu /40/ je připojen na paralelně spojené vstupy třetího invertoru /33/ a prvního zpožďovacího hradla /43/, jejichž výstupy jsou připojeny na vstupy třetího hradla /45/, výstup třetího hradla /45/ tvoři výstup blokovacího signálu pro první usměrňovač, druhý výstup bistabilního klopného obvodu /40/ je připojen na paralelně spojené vstupy čtvrtého invertoru /34/ a druhého zpožďovacího hradla /44/, jejichž výstupy jsou připojeny na vstupy čtvrtého hradla /46/, výstup čtvrtého hradla /46/ tvoří výstup blokovacího signálu pro druhý usměrňovač.
5. 5. Obvod pro řízení reverzace proudu podle bodu 4, vyznačující se tím, že bistabilní klopný obvod /40/ sestává z pátého hradla /47/, jehož první vstup je prvním vstupem bistabilního klopného obvodu /40/ a jehož výstup tvořící první výstup bístabilního klopného obvodu /40/ je současně připojen na druhý vstup šestého hradla /48/ jehož první vstup je druhým vstupem bistabilního klopného obvodu /40/, a jehož výstup tvořící druhý výstup bistabilního klopného obvodu /40/ je připojen na druhý vstup pátého hradla /47/.
6. 6. Obvod pro řízení reverzace proudu podle bodu 4 a 5, vyznačující se tím, že všechna hradla a invertory logické sekvenční sítě /30/ jsou tvořeny logickými obvody negovaného součinu.

   3 výkresy