CS205416B1 - Electric impulses generator connexion with optional sequence of time intervals of single impulses - Google Patents
Electric impulses generator connexion with optional sequence of time intervals of single impulses Download PDFInfo
- Publication number
- CS205416B1 CS205416B1 CS395678A CS395678A CS205416B1 CS 205416 B1 CS205416 B1 CS 205416B1 CS 395678 A CS395678 A CS 395678A CS 395678 A CS395678 A CS 395678A CS 205416 B1 CS205416 B1 CS 205416B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- flop
- input
- flip
- output
- last
- Prior art date
Links
- 238000005259 measurement Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
Vynález se týká zapojení generátoru elektrických Impulsů se zvolenou posloupností časových intervalů jednotlivýoh impulsů s použitím asynchronního čítače počítajícího v přímém dvojkovém kódu směrem vzad, složeného z bistabilních klopných obvodů typu D.
V číslicové technice se často vyskytuje požadavek generace série elektrických impulsů, přičemž intervaly mezi impulsy nejsou konstantní, ale jsou určeny nějakou funkcí. Zapojení dosud používaná pro realizaci takového požadavku využívají komparace stavu čítače se stavem nastaveným předvolbou. Při souhlasu je vydán impuls a předvolba je nastavena na následující hodnotu délioího poměru a cykl se opakuje. Toto zapojení vyžaduje číslicový komparátor a uložení úplná informace o jednotlivých dělicích poměrech ve zvolená posloupnosti do paměti předvolby. Zapojení je poměrně složitá a číslicový komparátor tvoří podstatnou část zapojení.
Uvedené nedostatky jsou odstraněny zapojením generátoru elektrických impulsů ss zvolenou posloupností časových intervalů jednotlivých impulsů s použitím asynchronního čítače počítajícího v přímém dvojkovém kódu směrem vzad složeného z bistabilních klopných obvodů typu D podle vynálezu, jehož podstata spočívá v tom, že výstup posledního bistabilního klopného obvodu je epojen se vstupem aonostabilního klopného ohvodu, jehož výstup je výstupem celého zapojení a zároveň je epojen s prvním vstupem prvního hradlovacího obvodu, druhého hradlovacího ohvodu až předposledního hradlovacího obvodu a posledního hradlovacího
205 416 obvodu a dále e poeouvacím vstupem bloku ovládání předvolby. Výstup bloku ovládání předvolby je spojen se vstupem převolby jednotlivých dělících poměrů, jejíž první výstup je epojen e druhým vstupem prvního hradlovacího obvodu, druhý výstup předvolby je spojen e druhým vstupem druhého hradlovacího obvodu až předposlední výstup předvolby je epojen e druhým vstupem předposledního hradlovacího obvodu. Poslední výstup předvolby je epojen e druhým vstupem posledního hradlovacího obvodu a zároveň výstup prvního hradlovacího obvodu je spojen s nulovacím vstupem prvního bietabilního klopného obvodu, výstup druhého hradlovaoího obvodu je epojen e nulovacím vstupem druhého bietabilního klopného obvodu, až výstup předposledního hradlovacího obvodu je epojen e nulovacím vstupem předposledního bietabilního klopného obvodu a výstup posledního hradlovacího obvodu je spojen 8 nulovacím vstupem posledního bietabilního klopného obvodu.
Nový účinek zapojení podle vynálezu spočívá v tom, že odpadá komparace stavu čítače a předvolby, což představuje zjednodušení celé struktury. Čítač může praoovat v nejjednoduSSÍm kódu a používat nejlevnějěích klopných obvodů typu D. Směr počítání vzad je zvolen proto, aby při nulování bistabilníoh klopných obvodů nedooházelo k překlápění následujících bietabilníoh klopných obvodů.
Výhodou zapojení je skutečnost, že odpadá komparaoe stavu čítače a předvolby, v předvolbě není uložena úplná informace o jednotlivých dělicích poměrech a kód i stavební prvky jsou nejjednoduěší. Toto všechno představuje úspory při realizaci.
Příkladné provedení by vzniklo z popsaného obecného zapojení, pouze doplněním příslušného počtu bietabilníoh klopných obvodů a hradlovaoíoh obvodů. Toto věak pro funkei zapojení není podstatné a proto konkrétní provedení není uvedeno.
Zapojení generátoru podle vynálezu je sohematioky znázorněno na připojeném výkrese, znázorňujícím obecné zapojení příslušného počtu bietabilníoh klopných obvodů a hradlovaoíoh obvodů.
Zapojení generátoru elektrických impulsů ee zvolenou posloupností časových Intervalů jednotlivých impulsů s použitím asynchronního čítače, který počítá v přímém dvojkovém kódu směrem vzad. Asynchronní čítač sestává z pěti bietabilníoh klopných obvodů typu D, které jsou zapojeny tak, že výstup vnitřního generátoru 2 impulsů je epojen ee vstupem prvního bl stabilního klopného obvodu 2, jehož výstup je spojen se vstupem druhého bietabilního obvodu 2· Výstup čtvrtého, předposledního bietabilního klopného obvodu 2 je spojen ee vstupem pátého posledního bietabilního klopného obvodu 2* Výstup posledního bietabilního klopného obvodu £ je epojen se vstupem monostabilního klopného obvodu 6, jehož výstup je jednak výstupem oelého zapojení a zároveň je spojen e prvním vstupem prvního hradlovaoího obvodu 2, druhého hradlovaoího obvodu 8, až předposledního hradlovaoího obvodu 2 * posledního hradlovacího obvodu 10. Dále je výstup posledního bietabilního klopného obvodu 2 opojen e posouvá oím vstupem bloku 12 ovládání předvolby. Výstup bloku 12 ovládání předvolby je epojen ee vstupem předvolby 11 Jednotlivých dělicích poměrů, jejíž první výstup je epojen e druhým vstupem prvního hradlovacího obvodu 2· Druhý výstup předvolby 11 je epojen s druhým vstupem
205 416 druhého hradlovacího obvodu 8 až poslední výstup předvolby 11 je spojen s druhým vstupem předposledního hradlovacího obvodu 2 a poslední výstup předvolby 11 je spojen s druhým vstupem posledního hradlovacího obvodu JO. Výstup prvního hradlovacího obvodu 2 je zároveň epojen s nulovacím vstupem prvního bistabilního klopného obvodu 2, výstup druhého hradlovacího obvodu 8 je epojen s nulovacím vstupem druhého bistabilního klopného obvodu 2» výstup předposledního hradlovacího obvodu 2 J* spojen s nulovacím vstupem předposledního bistabllního klopného obvodu 4 a výstup posledního hradlovacího obvodu 10 je spojen s nulovacím vstupem posledního bistabilního klopného obvodu 2·
Funkce zapojení spočívá v tom, že v počátečním stavu je první bistabilní klopný obvod 2, druhý bistabilní klopný obvod 2· předposlední bistabilní klopný obvod 4 a bistabilní klopný obvod 2 ve stavu logické jedničky. Přes první hradlovací obvod 2» druhý hradlovací obvod 8, předposlední hradlovací obvod 2 a poslední hradlovací obvod 10 jsou z bloku předvolby 11 některé bistabilní klopné obvody vynulovány tak, že počet stavů zbývající do stavu výchozího, tj. do stavu, kdy věechny bistabilní klopné obvody jsou ve stavu logické jedničky» je právě požadovaný dělicí poměr. Po ukončení popsaného cyklu je monostabilním klopným obvodem 6 vydán impuls, který posune pomocí bloku 12 ovládání předvolby předvolbu 11 na dal· ěí dělicí poměr a celý cykl se opět opakuje.
Použití zapojení je vhodné pro všechny aplikace, kde je třeba impulsů se zvolenou posloupností časových intervalů. Je to například logaritmická časová základna pro vzorkování okamžiků měření v logaritmické závislosti na čase.
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení generátoru elektrických impulsů se zvolenou posloupností časových intervalů jednotlivých impulsů s použitím asynchronního čítače počítajícího v přímém dvojkovém kódu směrem vzad složeného z bistabilních klopných obvodů typu D zapojených tak, že výstup vnitř ního generátoru impulsů je spojen se vstupem prvního bistabilního klopného obvodu, jehož výstup je spojen se vstupem druhého bistabilního klopného obvodu, až výstup předposledního bistabilního klopného obvodu je spojen se vstupem posledního bistabilního klopného obvodu, vyznačené tím, že výstup posledního bistabilního klopného obvodu /5/ je spojen se vstupem monostabilního klopného obvodu /6/, jehož výstup je jednak výstupem celého zapojení a zároveň je epojen s prvním vstupem prvního hradlovacího obvodu /7/, druhého hradlovacího obvodu /8/, až předposledního hradlovacího obvodu /9/ a posledního hradlovacího obvodu /10/ a dále s posouvacím vstupem bloku /12/ ovládání předvolby, přičemž výstup bloku /12/ oyládání před volby Je epojen se vstupem předvolby /11/ jednotlivých dělicích poměrů, jejíž první vstup je epojen s druhým vstupem prvního hradlovacího obvodu /7/, druhý výstup předvolby /11/ Je epojen e druhým vstupem druhého hradlovacího obvodu /8/ až předposlední výstup předvolby /11/ je epojen s druhým vstupem předposledního hradlovacího obvodu /9/ a poslední výstup205 416 předvolby /11/ je epojen s druhým vstupem posledního hredlovacího obvodu /10/, a zároveň výstup prvního hradlovaoího obvodu /7/ je epojen s nulovaoím vstupem prvního blstabilního klopného obvodu /2/, výstup druhého hradlovaoího obvodu /8/ js epojen a nulovaoím vstupem druhého blstabilního klopného obvodu /3/, až výstup předposledního hradlovaoího obvodu /9/ je spojen e nulovaoím vstupem předposledního blstabilního klopného obvodu /4/ a výstup posledního hradlovaoího obvodu /10/ je spojen e nulovaoím vstupem posledního blstabilního klopného obvodu /5/.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS395678A CS205416B1 (en) | 1978-06-15 | 1978-06-15 | Electric impulses generator connexion with optional sequence of time intervals of single impulses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS395678A CS205416B1 (en) | 1978-06-15 | 1978-06-15 | Electric impulses generator connexion with optional sequence of time intervals of single impulses |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS205416B1 true CS205416B1 (en) | 1981-05-29 |
Family
ID=5381130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS395678A CS205416B1 (en) | 1978-06-15 | 1978-06-15 | Electric impulses generator connexion with optional sequence of time intervals of single impulses |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS205416B1 (cs) |
-
1978
- 1978-06-15 CS CS395678A patent/CS205416B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264866A (en) | Frequency and phase comparator | |
| US4777470A (en) | High speed successive approximation register in analog-to-digital converter | |
| CS205416B1 (en) | Electric impulses generator connexion with optional sequence of time intervals of single impulses | |
| US4955041A (en) | Electronic pulse counter for simultaneous downward and upward counting | |
| KR200155054Y1 (ko) | 카운터 회로 | |
| JPS6121879Y2 (cs) | ||
| KR0153046B1 (ko) | 위상 지연을 선택할 수 있는 위상 변환 회로 | |
| SU1367146A1 (ru) | Селектор аналоговых сигналов | |
| SU1172004A1 (ru) | Управл емый делитель частоты | |
| SU1653140A1 (ru) | Устройство дл формировани последовательностей импульсов | |
| SU1003025A1 (ru) | Программно-временное устройство | |
| SU1129541A1 (ru) | Устройство выбора измерительного канала дл периодомеров | |
| SU788375A1 (ru) | Преобразователь интервала времени в цифровой код | |
| RU2067788C1 (ru) | Расширитель прямоугольных импульсов | |
| SU1720157A1 (ru) | Счетчик импульсов в максимальных кодах Фибоначчи | |
| SU1023314A1 (ru) | Устройство дл формировани кодовых последовательностей | |
| SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
| SU1121782A1 (ru) | Делитель частоты следовани импульсов | |
| JP2526668B2 (ja) | スペ―スダイバ―シチ制御回路 | |
| SU962931A1 (ru) | Генератор псевдослучайных чисел | |
| SU809382A1 (ru) | Ячейка пам ти дл сдвиговогоРЕгиСТРА | |
| SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
| SU1061264A1 (ru) | Счетчик | |
| SU1455385A1 (ru) | Формирователь импульсов | |
| JPS635300Y2 (cs) |