CS201414B1 - Zapojení kombinovaného posouvacího a binárního registru - Google Patents

Description

Předmětem vynálezu je zapojení kombinovaného posouvacího a binárního registru se sériovými a paralelními vstupy a sériovými .a paralelními výstupy, který současně může zastávat funkci binárního čítače podle požadovaného režimu.

Dosud používaná zapojení přepínala signál z běžného posouvacího registru nebo binárního čítače na výstup pomocí multiplexních obvodů. Při požadavku čítat od nahraného čísla byla nutnost předem nastavit čítač od nahraného čísla podle obsahu registru a po přepnutí multiplexních obvodů pokračovat v čítání binárním registrem. To znamenalo složité přepínání se současným nahráváním obsahu do čítače.

Výše uvedené nedostatky jsou odstraněny kombinací vícenásobného posouvacího registru s jednoduchými multiplexními obvody, vřazenými přímo na vstupy klopných obvodů posouvacích registrů. Zapojení podle vynálezu umožňuje činnost registru v obou uvedených režimech (to je jako posouvací registr s paralelními vstupy a sériovými výstupy nebo asynchronní binární čítač) podle signálu řídícího multiplexní obvody.

Zapojení kombinovaného posouvacího a binárního registru, sestávajícího alespoň ze čtyř klopných obvodů, multiplexorů vstupů klopných _a jS&wtw řítoítw přepínače podle vynálezu spočívá v tom, že paralelní první a druhá vstupní špička registru je připojena na vstup V prvního a druhého multiplexoru, zatímco jejich výstupy D jsou připojeny na vstupy D dvou prvních klopných obvodů, kdežto výstupy těchto dvou klopných obvodů jsou zpětnou vazbou spojeny se vstupy W prvních dvou multiplexorů, s prvními dvěma výstupními špičkami registru se vstupy V dalších dvou multiplexorů, zatímco výstupy D těchto dalších dvou multiplexorů jsou spojeny se vstupy D dalších dvou klopných obvodů a výstupy z těchto dalších dvou klopných obvodů jsou opět zpětnou vazbou spojeny se vstupy W druhých dvou multiplexorů a s třetí a čtvrtou výstupní špičkou registru, přičemž třetí vstupní špička registru je spojena se vstupem S řídicího přepínače, výstup SC řídicího přepínače je propojen se vstupy SC všech multiplexorů a pátá vstupní špička registru je spojena se vstupem RE řídicího přepínače a odtud je výstup R propojen se vstupy R všech multiplexorů, zatímco čtvrtá vstupní špička registru je spojena se vstupem H řídicího přepínače a odtud je výstup VT1 propojen se vstupem VT čtvrtého multiplexorů a z tohoto multiplexorů je výstup WT spojen se vstupem VT třetího multiplexoru a dále výstup WT tohoto multiplexoru je spojen se vstupem VT druhého multiplesoru a konečně výstup WT tohoto multiplexoru je spojen se vstupem VT prvního multiplexoru, přičemž hodinové vstupy všech klopných obvodů jsou spojeny s C výstupy jim příslušných multiplexorů.

Takto zapojeným registrem je usnadněno přepínání mezi oběma režimy kombinovaného registru, pro které stačí změnit stavově jen jednu logickou úroveň. Současně dochází k úspoře některých prvků, ze kterých by se dva odlišné přepínané registry skládaly.

Na přiloženém výkrese je znázorněn příklad zapojení kombinovaného vícenásobného posouvacího registru s binárním čítačem.

Zapojení kombinovaného posouvacího a binárního registru sestává alespoň ze čtyř klopných obvodů 200, 210, 220, 230, multiplexorů 100, 110, 120, 130 vstupů klopných obvodů a jednoho řídicího přepínače 140. Spočívá v tom, že první a druhá vstupní špička 1, 2 registru je spojena se vstupem V 04, 14 prvních dvou multiplexorů 100, 110, zatímco jejich výstupy D 006, 016 jsou spojeny se vstupy D 06, 16 prvních dvou klopných obvodů 200, 210, kdežto výstupy 008, 018 těchto dvou klopných obvodů 200, 210 jsou ve zpětné vazbě propojeny jednak se vstupy W 01, 11 prvních dvou multiplexorů 100, 110, jednak s prvními dvěma výstupními špičkami 7, 9 registru a konečně se vstupy V 24, 34 druhých dvou multiplexorů 120, 130, zatímco výstup D 026, 036 těchto druhých dvou multiplexorů 120, 130 jsou spojeny se vstupy D 26, 36 druhých dvou klopných obvodů 220, 230 a výstupy 028, 038 z těchto druhých dvou klopných obvodů 220, 230 jsou opět ve zpětné vazbě spojeny jednak se vstupy W 21, 31 druhých dvou multiplexorů 120, 130 a jednak se třetí a čtvrtou výstupní špičkou 6, 8 registru, přičemž hodinový signál

S ze třetí vstupní špičky 3 registru je přiveden na vstup S 41 řídicího přepínače 140, odkud jako signál SC je z výstupu SC 041 propojen se vstupy SC 03, 13, 23, 33 všech multiplexorů 100', 110, 120, 130 a signál režimu RE z páté vstupní špičky 5 registru je propojen se vstupem RE 43 řídícího přepínače 140 a odtud jako signál R je z výstupu R 043 propojen se vstupy R 02, 12, 22, 32 všech multiplexorů 100, 110, 120, 130 zatímco hodinové impulsy ze čtvrté vstupní špičky 4 registru jsou připojeny na vstup H 42 řídicího přepínače 140 a odtud jako hodinové impulsy pro čítání vedou z výstupu VT 1 042 na vstup VT 35 čtvrtého multiplexoru 130 a z tohoto multiplexoru 130 vydělený signál vede z výstupu WT 039 na vstup VT 25 třetího multiplexoru 120 a dále z výstupu WT 029 na vstup VT 15 druhého multiplexoru 110 a konečně z výstupu WT 019 na vstup VT 05 prvního multiplexoru 100, na jehož výstupu WT 009 se objeví nejvyšší binární řád. Hodinové impulsy pro všechny klopné obvody 200, 210, 220, 230 jsou přivedeny z výstupů C 007, 017, 027, 037 jim příslušných multiplexorů 100, 110, 120, 130 na vstupy C 07, 17, 27, 37 klopných obvodů 200, 210, 220, 230.

Pro uchování informace v registru slouží alespoň 4 klopné obvody 200, 210, 220, 230.

Jejich výstupy D 06, 16, 26, 36 a vstupy C 07, 17, 27, 37 jsou ovládány výstupy D 006, 016, 026, 036 a výstupy C 007, 017, 027, 037 multiplexorů 100, 110, 120, 130. Při sériovém přenosu jsou vstupní špičky 1, 2 registru se vstupními daty spojeny se vstupy V 04, 14 multiplexorů 100, 110, uvnitř multiplexorů 100, 110 jsou spojeny s jejich výstupy D 006, 016, takže vstupují do klopných obvodů 200, 210 na vstupech D 06, 16, vystupují z klopných obvodů 200,210, do vstupů následujících klopných obvodů 220, 230 prostřednictvím multiplexorů 120, 130 zatímco hodinový signál S, přicházející na vstupní špičku 3 registru je přiveden na vstup S 41 řídicího přepínače 130, ve kterém je propojen na výstup SC 041 a odtud rozveden na všechny vstupy SC 03, 13, 23, 33 multiplexorů 100, 110, 120, 130, ve kterých je propojen na výstupy C 007, 017, 027, 037 multiplexorů 100, 110, 120, 130 a z nich pak do vstupů C 07, 17, 27, 37 kopných obvodů 200, 210, 220, 230, takže dochází k sériovému naplnění registru vstupními daty, které se objeví na výstupech 028, 038 klopných obvodů 220, 230 a současně na výstupních špičkách 6, 8 registru. Při změně logické úrovně na vstupní špičce 5 registru spojené se vstupem R 43 řídicího přepínače 140 se změní režim posouvacího registru na binární čítač, neboť se jednak uskuteční zpětná vazba u jednotlivých klopných obvodů tím, že se spojí jejich výstupy 008, 018, 028, 038 se vstupy D 06, 16, 26, 36 klopných obvodů 200, 210, 220, 230 prostřednictvím multiplexorů 100, 110, 120, 130 a jednak, že na hodinový vstup C 37 prvního klopného obvodu 230 je přiveden přes multiplexor 130 z jeho vstupu VT 35 na jeho výstup C 037 hodinový signál H ze vstupní špičky 4 registru přes řídicí přepínač 140 a jeho vstup H 42 a výstup VT1 042, jednak že výstup WT 039 multiplexoru 130, představující nej nižší binární řád je přiveden na vstup VT 25 dalšího multiplexoru 120 .a jeho prostřednictvím přes výstup C 027 na hodinový vstup C 27 druhého klopného obvodu 220 až na výstup WT 029 multiplexoru 120, představujícího vyšší adresový řád a dále že výstup WT 029 multiplexoru 120 je spojen se vstupem VT 15 dalšího multiplexoru 110, z jehož výstupu C 017 jde dělený hodinový signál do vstupu C 17 třetího klopného obvodu 210 a z výstupu WT 019 multiplexoru 110, představujícího další vyšší binární řád, jde hodinový signál do vstupu VT 05 posledního multiplexoru 100, na jehož výstupu WT 009 se objeví nejvyšší binární řád.

Popsaného zapojení posouvacího a binárního registru s volbou funkce se využívá jako adresového a data-registru programovaěů pevných polovodičových pamětí při režimech nahrávání a kontrole z děrné pásky, nahrávání a kontrole z etalonu, nahrávání a kontrole ručně a je možno ho využít všude tam, kde je třeba kombinace funkce posouvacího registru a binárního čítače.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení kombinovaného posouviacího a binárního registru, který sestává alespoň ze čtyř klopných obvodů, multiplexorů vstupů klopných obvodů a jednoho řídicího přepínače, vyznačený tím, že první a druhá vstupní špička (1, 2) registru je spojena se vstupem V (04, 14) prvních dvou multiplexorů (100, 110), zatímco jejich výstupy D (006, 016) jsou spojeny se vstupy D (06, 16) prvních dvou klopných obvodů (200, 210), kdežto výstupy (008, 018) těchto dvou klopných obvodů (200, 210) jsou spojeny jednak se vstupy W (01, 11) prvních dvou multiplexorů (100, 110) jednak s prvními dvěma výstupními špičkami (7, 9) registru a konečně se vstupy V (24, 34) druhých dvou multiplexorů (120, 130) zatímco výstupy D (026, 036) těchto druhých dvou multiplexorů (120, 130) jsou spojeny se vstupy D (26, 36) druhých dvou klopných obvodů (220, 230) a výstupy (028, 038) z těchto druhých dvou klopných obvodů (220, 230) jsou opět spojeny se vstupy W (21, 31) druhých dvou multiplexorů (120, 130) a se třetí a čtvrtou výstupní špičkou (6, 8) registru, přičemž třetí vstupní špička (3) registru je spojena se vstupem S (41) řídicího přepínače (140), výstup SC (041) řídicího přepínače je propojen se vstupy SC (03, 13, 23, 33) všech multiplexorů (100, 110, 120, 130) a pátá vstupní špička (5) je spojena se vstupem RE (43) řídicího přepínače (140) a odtud je výstup R (043) propojen se vstupy R (02, 12, 22, 32) všech multiplexorů (100, 110, 120, 130), zatímco čtvrtá vstupní špička (4) registru je spojena se vstupem H (42) řídicího přepínače (140) a odtud je výstup VTI (042) propojen se vstupem VT (5) čtvrtého multiplexorů (130) a z tohoto multiplexoru (130) je výstup WT (039) spojen se vstupem VT (25) třetího multiplexorů (120) a dále výstup WT (029) tohoto multiplexorů (130) je spojen se vstupem VT (15) druhého multiplexorů (110) a konečně výstup WT (019) tohoto multiplexorů (110) je spojen se vstupem VT (05) prvního multiplexorů (100), přičemž hodinové vstupy C (07, 17, 27, 37) všech klopných obvodů (200, 210, 220, 230) jsou spojeny s C výstupy (007, 017, 027, 037) jim příslušných multiplexorů (100, 110, 120, 130).