CS201152B1 - Programovatelný dekodér - Google Patents
Programovatelný dekodér Download PDFInfo
- Publication number
- CS201152B1 CS201152B1 CS465577A CS465577A CS201152B1 CS 201152 B1 CS201152 B1 CS 201152B1 CS 465577 A CS465577 A CS 465577A CS 465577 A CS465577 A CS 465577A CS 201152 B1 CS201152 B1 CS 201152B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- printed circuit
- circuit board
- programmable decoder
- logic
- inputs
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Vynález se týká programovatelného dekodéru s možností vytváření variabilních kombinačních sítí v automatizacních systémech.
Dosud známé programovatelné dekodéry používané v logických automatech a umožňující naprogramování různých závisloátí výstupních signálů na kombinaci vstupních signálů, využívají většinou tzv. diodové matice. Programování se u nich provádí propojováním příslušných bodů v křížovém poli pomocí diod. Diody se připojují bučí pájením nebo jsou umístěny ve speoiálníah kolíčcích, které se zasouvají do otvorů v křížovém poli. Nevýhodou tohoto řešení jsou velké rozměry, potřeba velkého počtu diod a u provedení se zasouvacími kolíčky i snížení spolehlivosti vlivem přechodových odporů. Existují ještě další podobná řešení, např. s použitím odporů místo diod, nebo s miniaturními přepínači a podobně, které však mají podobné nevýhody. Jiné, modernější řešení programovatelného dekodéru, které nemá jmenované nevýhody, představují integrované obvody tytu PLA (programable logic ariay). U těchto integrovaných obvodů je programovatelná diodová matice provedena monoliticky. Nevýhodou integrovaných obvodů PLA je jejich vyšší cena, ale zejména skutečnost, že zaznamenaný program nelze již měnit, vzhledem k destruktivním* způsobu programování.
Výše uvedené nedostatky odstraňuje programovatelný dekodér, obsahující řadu logických integrovaných obvodů typu NAND, jejichž výstupní vývody jsou spojeny s výstupy prograuova201 152
201 152 telného dekodéru a umíatěny na desoe β vrchními a spodními plošnými spoji, podle vynálezu, jehož podstata spočívá v tom, že vstupy programovatelného dekodéru jsou propojeny na vrchní plošný spoj a spodní plošný spoj a tyto plošné spoje jsou přivedeny do blízkosti vstupů logických integrovaných obvodů typu NAND, kde jsou z vrchního plošného spoje vytvořeny vrchní plošky spoje a ze spodního plošného spoje vytvořeny spodní plošky spoje, přičemž vrchní plošky spoje a spodní plošky spoje jsou izolovány od vstupů logického integrovaného obvodu*
Programovatelný dekodér podle vynálezu má přednosti oproti dřívějším systémům. Největší výhodou je použití mnohovstupových logických integrovaných obvodů typu NAND místo obvyklé diodové matice s velkým počtem diod a tím dosažení podstatného zmenšení rozměrů a zvýšení spolehlivosti dekodéru. Další výhodou je uspořádání plošek plošného spoje a způsob jejich spojování s příslušnými vstupy integrovaného obvodu, které je velmi málo náročv né na potřebnou plochu plošného spoje a umožňuje využití téže ploohy současně pro vytvoření kombinační matice vstupních signálů i pro umístění logických integrovaných obvodů. Programování.dekodéru je jednoduché a program je možno kdykoliv změnit bez potřeby dalšíoh součástek.
Programovatelný dekodér podle vynálezu je zřejmý z připojeného výkresu.
Programovatelný dekodér podle vynálezu obsahuje desku 2 β vrchními a spodními plošnými spoji a logické Integrované obvody J. typu NAND, Logické integrované obvody J. typu NAND provádějící funkci logického součinu, popřípadě součtu, jsou umístěný na desce 2 s vrchními a spodními plošnými spoji.
Logické signály na vstupech £ programovatelného dekodéru jsou vedeny vrchním plošným spojem £ a spodním plošným spojem 2 ke vstupům £ logických integrovaných obvodů. U vstupů £ logických integrovaných obvodů jsou z vrchního plošného'spoje £ vytvořeny vrchní plošky spoje £ a ze spodního plošného spoje 2 jsou vytvořeny spodní plošky spoje 8, které nejsou spojeny se vstupy £ logického integrovaného obvodu. Podle zadané dekódovací tabulky se pak příslušný vstup £ logického integrovaného obvodu připojí vodivě,*např. pájením, buž s příslušnou vrchní ploškou £ spoje nebo se spodní 8 ploškou spoje anebo zůstane nepřipojen. Takto lze naprogramovat různé závislosti mezi výstupy programovatelného dekodéru a logickými signály na vstupech £ programovatelného dekodéru.
Výše popsaný programovatelný dekodér může mít např. jiné tvary signálových plošek, popřípadě mohou být oba druhy plošek umístěny na jedné straně desky s plošným spojem. Také mnohovstupové logické integrované obvody mohou být nahrazeny několika integrovanými obvody s menším počtem vstupů. Tento popsaný vynález lze použít při konstrukci kombinačních 1 sekvenčních logických automatů.
Claims (1)
- PŘEDMĚT VYNÁLEZUProgramovatelný dekodér, obsahující řadu logických integrovaných obvodů typu NAND, jejichž výstupní vývody jsou spojeny s výstupy programovatelného dekodéru a umístěny na “ 3ZU1 152 desce s vrchními a spodními plošnými spoji, vyznačený tím, že vstupy (4) programovatelného dekodéru jsou propojeny na vrchní plošný spoj (6) a spodní plošný spoj (7) a tyto plošné spoje jsou přivedeny do blízkosti vstupů (3) logických integrovaných obvodů typu NAND, kde jsou z vrchního plošného spoje (6) vytvořeny vrchní plošky (9) spoje a ze spodního plošného spoje (7) vytvořeny spodní plošky (8) spoje, přičemž vrchní plošky (9) spoje a spodní (8) spoje jsou izolovány od vstupů (3) logického integrovaného obvodu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS465577A CS201152B1 (cs) | 1977-07-12 | 1977-07-12 | Programovatelný dekodér |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS465577A CS201152B1 (cs) | 1977-07-12 | 1977-07-12 | Programovatelný dekodér |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS201152B1 true CS201152B1 (cs) | 1980-10-31 |
Family
ID=5389807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS465577A CS201152B1 (cs) | 1977-07-12 | 1977-07-12 | Programovatelný dekodér |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS201152B1 (cs) |
-
1977
- 1977-07-12 CS CS465577A patent/CS201152B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360540A2 (en) | Programmable logic device | |
| EP0317287B1 (en) | Programmable logic device | |
| US5796267A (en) | Tri-Statable input/output circuitry for programmable logic | |
| EP0287337B1 (en) | Programming circuit for programmable logic array i/o cell | |
| US5023606A (en) | Programmable logic device with ganged output pins | |
| US5414638A (en) | Programmable interconnect architecture | |
| EP0376905A2 (en) | Programmable logic device having a plurality of programmable logic arrays arranged in a mosaic layout together with a plurality of interminglingly arranged interfacing blocks | |
| CA2038162A1 (en) | Programmable connector | |
| RU2001111894A (ru) | Схемная компоновка с деактивируемой цепью сканирования | |
| JPS58197922A (ja) | プログラマブル論理アレイ | |
| KR890007126A (ko) | 프로그램 가능 입력/출력 회로 | |
| KR900013720A (ko) | 프로그래머블 논리회로 | |
| CS201152B1 (cs) | Programovatelný dekodér | |
| DE3677752D1 (de) | In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen. | |
| US5134638A (en) | Shift register connection between electrical circuits | |
| US20070176632A1 (en) | Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
| KR900013618A (ko) | 집적 회로 모듈 및 반도체 기판 | |
| JPS5938713B2 (ja) | 回路の配線接続装置 | |
| US4644353A (en) | Programmable interface | |
| JP2558818B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH058576B2 (cs) | ||
| JPS6378075A (ja) | 論理装置 | |
| JPS5797660A (en) | High density structure | |
| JPS5857825A (ja) | Ｐｌａ回路 | |
| KR970007081Y1 (ko) | 반도체 기억장치 |