CS198578B1 - Dekodér následné kombinace signálů - Google Patents

Description

(54) Dekodér následné kombinace signálů

Vynález se týká dokodáru následné kombinace signálů, které dá na výstupu logický signál při dodržení časové následnoeti kódových signálů na vstupu a při dodržení tolsranoí v délce trvání jednotlivých kódových signálů.

Pro dekódování následné kombinace několika kódových signálů se používají buJ systémy asynchronní, nebo systémy synchronní. Systémy synchronní dekódují časovou posloupnost kódových signálů bez ohledu na dodržení tolereneí v dáloe trvání jednotlivých kódových signálů. Mají proto poměrně jednoduchou dekódovací Část, ale jejioh odolnost proti poruchám js nízká. Pro dosažení dobrá odolnosti kódové kombinace proti poruohám v těohto systémech musí být odolné jednotlivé kódové signály - používají se například tónové Impulsy dvou frekvencí trvání stovek milisekund až jednotek sekund. Takovýto systém bývá výhodný při malém počtu potřebných kódových kombinací. Při zvětšování kapacity kódu se neúměrně prodlužuje doba potřebná pro přenos jedné kódová kombinace.

Synchronní systémy mají odolnost proti poruchám nepoměrně vyěěí. Jestliže pravděpodobnost náhodného vytvoření jednoho kódového signálu poruchou v daném časovém úseku je rovna P, přičemž PCI, neboř jinak by přenos informace neměl smysl, potom pravděpodobnost nasimulování náhodnými poruchami celé kódové kombinace skládající se z a signálů je rovna P^a. Tato pravděpodobnost se zmenšuje geometrickou řadou a prodlužující se kódovou kombinací. To umožňuje používat kódové signály poměrně málo odolné proti poruohám, například

198 578

198 578 tónové impulsy jedné frekvenoe trvání jednotek až desítek milisekund. Dekódování následné kombinace takto málo odolných kódových signálů asynchronním dekodérem by mělo malý praktioký význam, neboť by se příliš často vyhodnocovaly poruchy jako správné kódové kombinace.

Synchronních dekodérů je oelá řada, ale v podstatě jsou pouze dva principiálně odlišné typy. První typ se používá pro dekódování kódů, u kterých kódová kombinaoe neobsahuje informaci o synchronizaci. Předkaždou takovou kódovou kombinací musí být umístěn zvláštní spouštěcí Impuls, který na přijímací straně spustí synchronizační generátor, který po dobu trvání kódové kombinaoe zajistí synchronizaci přijímací a vysílací strany. Spouštěoí impuls musí být několikanásobně odolnější proti poruchám než jednotlivé kódové signály, většinou to bývá kódová kombinaoe z několika kódových signálů. Celková délka kódu narůstá a s délkou kódu rostou i nároky na přesnost zařízení.

Druhý typ se používá pro dekódování takových kódů, kde každý kódový signál v kódové kombinaci obsahuje kromě přenášené informace 1 údaj o synchronizaci. Na přijímací straně potom synchronizaci zajišťují různé zpožíovaoí obvody, paměťové obvody a podobně, propojené různě k výstupům detektorů jednotlivých kódových signálů a k vyhodnocovacím logickým obvodům. Je mnoho variant takovéhoto uspořádaní, které se liší jak typy paměťových obvodů a logickou funkcí, kterou vytvářejí, tak 1 vlastní vyhodnocovací logikou a ve výsledku potom složitostí a odolností proti poruchám.

Výše uvedené nedostatky jsou odstraněny dekodérem následné kombinaoe signálů, sestávajícího z řetězce dvouvstupýoh negovaných hradel a logiokýoh peměťovýoh obvodů, jehož podstatou je, že výstup dvouvstupého negovaného hradla, každého kromě posledního, je spojen ee vstupem svého logického paměťového obvodu a výstup téhož logiokého paměťového obvodu je spojen s prvním vstupem následujícího dvouvstupého negovaného hradla a druhé vstupy následujících dvouvstupýoh negovaných hradel spolu s propojenými vstupy prvního hradla jsou podle použité kódové kombinace připojeny k výstupům detektorů jednotlivých kódovýoh signálů a výstup zapojení je tvořen výstupem posledního dvouvstupého negovaného hradla.

Výhodou tohoto vynálezu je, že při vysoké odolnosti proti poruchám si zachovává jednoduchost asynchronních systémů. Zapojení logiokýoh paměťových obvodů umožňuje ve vyhodnocovací logioe použití hradel pouze se dvěma vstupy, zatimoo pro dosažení obdobné odolnosti při jejioh jiném zapojení jsou nezbytná třívstupá hradla. Tím vzniká úspora materiálu i objemu.

Vynález je podrobněji vysvětlen na připojeném výkrese, kde obr. 1 znázorňuje blokové zapojení dekodéru následné kombinaoe signálů podle vynálezu, obr. 2 znázorňuje jedno z možných konkrétních zapojení logiokého paměťového obvodu s funkcí vhodnou pro aplikaci v zapojení podle vynálezu.

Podle obr. 1 dekodér sestává z dvouvstupýoh negovaných hradel 10. £2» ³⁰ ··· B&t Δ2 a logiokýoh paměťových obvodů 100. 200. 300 ... mOO. propojených do řetězce. Počet hradel v řetězci £ je určován počtem kódových signálů v dekódované následné kódové kombinaci, počet logických peměťovýoh obvodů m η - 1. První logický paměťový obvod 100 si během

198 S78 určené doby pamatuje stav, že přišel z detektoru g první kódový signál na spojené vstupy 11. 12 prvního hradla 10 a již skončil. Napětí logické úrovně H z výstupu tohoto logického paměťového obvodu je přivedeno na první vstup 21 druhého dvouvstupého negovaného hradla na jehož druhý vstup 22 je přiveden výstup detektoru 2 druhého kódového signálu .

Napětí logioké úrovně L na výstupu 23 druhého dvouvstupého negovaného hradla 20 se tedy objeví pouze v případě, že přiěel první kódový signál a již skončil a ve správné časové toleranci následoval druhý kódový signál. Druhý logický paměťový obvod 200 zaznamená tento signál a po skončení druhého kódového signálu na vstupu 22 druhého dvouvstupého negovaného hradla 20 si dekódování prvních dvou kódových signálů po určitou dobu pamatuje. Napětí logické úrovně 'Ή” z výstupu tohoto logického paměťového obvodu 200 je přivedeno na první vstup 31 třetího dvouvstupého negovaného hradla 30. Na druhý vstup 32 tohoto hradla 30 je. přiveden výstup detektoru g třetího kódového signálu. Napětí logické úrovně L na výstupu 33 tohoto hradla 30 se tedy objeví pouze v případě, že přišla ve správných tolerancích posloupnost prvních dvou kódových signálů a již skončila a přišel další, to je třetí kódový signál. Třetí logický paměťový obvod 300 zaznamená tento stav a po skončení třetino kódového signálu na vstupu 32 třetího dvouvstupého negovaného hradla 30 bude udržovat během určené doby na vstupu 41 čtvrtého dvouvstupého negovaného hradla 40 napětí logické úrovně H. Tento řetězec je možné libovolně prodlužovat, aniž by se zhoršila jeho dekódovací funkce. To umožňuje jednoduché rozšiřování oelého systému a jeho značnou variabilitu. První negované hradlo 10 je možné nahradit invertorem, avšak při použití integrovaných obvodů nepřináší tato náhrada žádný efekt.

Jedno z možných konkrétních zapojení logického paměťového obvodu podle obr. 2 sestává z prvního tranzistoru a s odporem báze d, tvoříoím vstup 101. 201. 301. mOl logického paměťového obvodu a se zatěžovaoím odporem e v kolektoru, který je propojený pomooí kondenzátoru £ s bází druhého tranzistoru b, jehož odpor báze f je připojený na kladný pól napájecího napětí U^, stejně Jako zatěžovací odpor jg, přičemž kolektor druhého tranzistoru lj tvoří výstup 102. 202. 302 .. m02 logického paměťového obvodu.

Zapojení může být použito v různých systémech pro přenos informace, která je zakódována následnou kombinací kódových signálů, například tónových impulsů různé frekvence. Může to být selektivní volba účastníka v různých spojovacích systémech, část zařízení pro přenos dat a podobně.

Claims (2)

1. PŘEDMĚT VYNÁLEZU

   1. Dekodér následné kombinace signálů sestávající z řetězce dvouvstupých negovaných hradel a logických paměťových obvodů, vyznačený tím, že výstup (13, 23, 33 ... m3) dvouvstu pého negovaného hradla (10, 20, 30 ... mO) je spojen se vstupem (101, 201, 301 ... mOl) logického paměťového obvodu (100, 200, 300 ... mOO) a výetup (102, 202, 302 ... m02) téhož logického paměťového obvodu (100, 200, 300 ... mOO) spojen β prvním vstupem (21, 31 ... al) následujícího dvouvstupého negovaného hradla (20, 30 ... nO) a druhé

   198 S78 vstupy (22, 32 ... n2) následujíoích dvouvatupých hradel (20, 30 ... nOJepolus propojenými vstupy (11, 12) prvního hradla (10) jsótt podle pottžlW křídové k&biblaťteó připojeny k výstupům detektorů (1, 2, 3 ...n)jsdnotlivýoh kódových «L^bí&Á * Ýýsi.ttp'-dekodéru je tvořen výstupem (n3) posledního dyouvstupéhp, negovaného hjjadla (nO), _t . ·; l;- ··;;·-.r.i· ϊίΤ-ΓΓΓι'Λ }.<*?. tsSHhU ** **
2. 2. Dekodér následné kombinace signálů podle bodu 1, vyznačený tím, že první hradlo (10) je tvořeno invertorem.