CN2924793Y

CN2924793Y - 双源双栅共漏功率器件

Info

Publication number: CN2924793Y
Application number: CN 200620061023
Authority: CN
Inventors: 吴纬国
Original assignee: Guangzhou Nanker Integrated Electronic Co Ltd
Current assignee: Guangzhou Nanker Integrated Electronic Co Ltd
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2007-07-18
Anticipated expiration: 2016-06-30

Abstract

本实用新型公开了一种成本低、封装工艺简单、封装效率高、栅极电容小、开启速度快的双源双栅共漏功率器件。本实用新型包括硅衬底(1)、两个器件单元，每个所述器件单元的所述氧化层II(82)上表面的所述漏极金属II(2’)通过所述通孔II与所述漏极金属I(2)相连接并形成焊盘I，两个所述器件单元的所述焊盘I连接为一体，每个所述器件单元的所述氧化层II(82)上表面的所述源极金属II(3’)通过所述通孔II与所述源极金属I(3)相连接并形成一个焊盘II，每个所述器件单元的所述栅极金属II(4’)通过所述通孔II与所述栅极金属I(4)相连接并形成一个焊盘III。本实用新型可广泛应用于集成电路领域。

Description

双源双栅共漏功率器件

技术领域

本实用新型涉及一种双源双栅共漏功率器件。

背景技术

“MOSFET”是英文“metal-oxide-semiconductor field effecttransistor”的缩写，意即“金属氧化物半导体场效应晶体管”，其原理是所有现代集成电路芯片的基础。一个MOSFET器件由三个基本部分构成：源极(S)、栅极(G)和漏极(D)。一个增强型MOSFET器件是指源极和漏极之间本来不导通，但是如果在栅极加载一个电压，当该电压大于MOSFET的开启电压V_TH时，源极到漏极之间就形成了一个电流的通路；如果在栅极上没有电压或者所加电压小于MOSFET的开启电压V_TH，那么晶体管就把这个通路阻断，也就是处于关闭的状态。利用这种功能，多个晶体管一起可以组成各种电路。小信号MOSFET主要用于模拟电路的信号放大和阻抗变换，但也可应用于开关。功率MOSFET除少数应用于音频功率放大器，工作于线性范围，大多数用作开关和驱动器，工作于开关状态，耐压从几十伏到上千伏，工作电流可达几安培到几十安培。功率MOSFET都是增强型MOSFET，它具有优良的开关特性。近年来，功率MOSFET广泛地应用于电源、计算机及外设(软、硬盘驱动器、打印机、扫描仪等)、消费类电子产品、通信装置、汽车电子及工业控制等领域。

双源双栅共漏功率器件是一种常见的MOSFET，目前在市面上多用于各种锂离子电池的保护电路中。目前，双源双栅共漏功率器件主要有两种。第一种是将两个分立的垂直型功率器件单独封装后，通过外部电路连线将两个漏极D1、D2连接在一起形成如图1所示的结构后使用，这种双源双栅共漏功率器件的缺点是：封装成本高，应用复杂。第二种是将两个分立的垂直型功率器件封装到一起，如图2、图3所示，两个功率器件的底部(漏极D1、D2)通过一个共同的基板B连接起来，并连接到外部引脚D1’、D2’(两者事实上已被基板B电连接在一起)，栅极G1、G2及源极S1、S2分别打线连接到外部引脚G1’、G2’及S1’、S2’，这种双源双栅共漏功率器件的缺点是：其由两个分立的垂直型功率器件组成，粘片机需进行两次操作才能完成粘片，封装成本较高，封装工艺较复杂，封装的效率较低。

现有的双源双栅共漏垂直型功率器件的基本单元的剖面图如图4所示，包括N型硅衬底1，位于N型硅衬底1背面的漏极金属2、位于N型硅衬底1正面的N型外延层80，形成于N型外延层80正面的氧化层81，位于氧化层81正面的源极金属3、栅极金属4、植入到外延层80中的P型阱区51、N+源区52、生长于外延层80上的栅氧化层60、61，位于栅氧化层60、61上的多晶硅栅极7，源极金属3、栅极金属4填充若干个位于氧化层81内的通孔并分别与P型阱区51、N+源区52、多晶硅栅极7相连接。这种垂直型功率器件须采用外延层80，且须在硅衬底1背面蒸镀大面积的漏极金属2，因此成本较高；另外，栅极电容较大，影响器件的开启性能，因此采用这种垂直型功率器件单元的双源双栅共漏功率器件同样具有成本较高、栅极电容较大、开启速度慢的缺点。

实用新型内容

本实用新型所要解决的技术问题是克服现有技术上的不足，提供一种成本低、封装工艺简单、封装效率高、栅极电容小、开启速度快的双源双栅共漏功率器件。

本实用新型所采用的技术方案是：本实用新型包括硅衬底、两个器件单元，每个所述器件单元包括形成于所述硅衬底内的阱区，形成于所述硅衬底正面的氧化层I，位于所述氧化层I正面的漏极金属I、源极金属I、栅极金属I，植入到所述硅衬底中的阱接触区、源区、漏区，连接所述源区与所述漏区之间的通道区，生长于所述硅衬底正面的栅氧化层I、栅氧化层II，位于所述栅氧化层I、所述栅氧化层II上的多晶硅栅极，所述氧化层I上有若干个通孔I，所述漏极金属I、所述源极金属I、所述栅极金属I填充若干个所述通孔I并分别与所述漏区、所述阱接触区及所述源区、所述多晶硅栅极相连接，它还包括氧化层II，位于所述氧化层II正面的漏极金属II、源极金属II、栅极金属II，所述氧化层II上有若干个通孔II，每个所述器件单元的所述氧化层II上表面的所述漏极金属II通过所述通孔II与所述漏极金属I相连接并形成焊盘I，两个所述器件单元的所述焊盘I连接为一体，每个所述器件单元的所述氧化层II上表面的所述源极金属II通过所述通孔II与所述源极金属I相连接并形成一个焊盘II，每个所述器件单元的所述栅极金属II通过所述通孔II与所述栅极金属I相连接并形成一个焊盘III。

所述硅衬底为N型衬底，所述阱区为P型阱区，所述阱接触区为P+阱接触区，所述源区为N+源区，所述漏区为N+漏区；或者所述硅衬底为P型衬底，所述阱区为N型阱区，所述阱接触区为N+阱接触区，所述源区为P+源区，所述漏区为P+漏区。

所述漏极金属I、所述源极金属I、所述栅极金属I、所述漏极金属II、所述源极金属II、所述栅极金属II为铝或铜或硅铝合金。

本实用新型的有益效果是：由于本实用新型采用两层金属的结构，所述漏极金属II、所述源极金属II、所述栅极金属II分别与所述漏极金属I、所述源极金属I、所述栅极金属I相连接且均位于所述硅衬底的一侧，减少了垂直型功率器件必须采用的外延层，也不必在硅衬底背面蒸镀漏极金属，比现有的垂直型功率器件成本低，采用两层金属的结构虽然在纵向比现有的平面型单硅单金属层功率器件复杂，但可直接以所述漏极金属II、所述源极金属II、所述栅极金属II作为焊盘，不需要另外加设焊盘，减少了焊盘所占面积；同时，本实用新型之栅极尺寸可随集成电路生产技术的演变而缩小，提高功率器件低电容快速开启的性能；又由于本实用新型每个所述器件单元的所述氧化层II上表面的所述漏极金属II通过所述通孔II与所述漏极金属I相连接并形成焊盘I，两个所述器件单元的所述焊盘I连接为一体，每个所述器件单元的所述氧化层II上表面的所述源极金属II通过所述通孔II与所述源极金属I相连接并形成一个焊盘II，每个所述器件单元的所述栅极金属II通过所述通孔II与所述栅极金属I相连接并形成一个焊盘III，本实用新型是将将两个器件单元合成一个IC封装，提高了封装的效率，与两个单个器件单元串联相比，减少了打线的数目，且漏极金属层无须打线，节约了成本，且在封装的粘片过程中，粘片机可一次完成粘片操作，因此本实用新型的封装工艺更简单，生产效率高，故本实用新型成本低、封装工艺简单、封装效率高、栅极电容小、开启速度快。

附图说明

图1是现有的一种双源双栅共漏垂直型功率器件的结构示意图；

图2是现有的另一种双源双栅共漏垂直型功率器件的结构示意图；

图3是图2所示双源双栅共漏垂直型功率器件的打线示意图；

图4是图1、图2所示双源双栅共漏垂直型功率器件的基本单元的剖面结构示意图；

图5是本实用新型的正面结构示意图；

图6是图5所示双源双栅共漏功率器件的P-P剖面结构示意图；

图7是图5所示双源双栅共漏功率器件的Q-Q剖面结构示意图；

图8是图6、图7所示双源双栅共漏功率器件的E-E剖面结构示意图；

图9是图6、图7所示双源双栅共漏功率器件的F-F剖面结构示意图；

图10是图6、图7所示双源双栅共漏功率器件的M-M剖面结构示意图；

图11是图6、图7所示双源双栅共漏功率器件的N-N剖面结构示意图。

具体实施方式

如图5～图11所示，本实施例为N沟道MOSFET，它包括硅衬底1、两个器件单元，每个所述器件单元包括N型硅衬底1，形成于所述硅衬底1内的P型阱区90，形成于所述硅衬底1正面的氧化层I81，位于所述氧化层I81正面的漏极金属I2、源极金属I3、栅极金属I4，植入到所述硅衬底1中的P+阱接触区50、N+源区52、N+漏区53，连接所述源区52与所述漏区53之间的通道区65，生长于所述硅衬底1正面的栅氧化层I60、栅氧化层II61，位于所述栅氧化层I60、所述栅氧化层II61上的多晶硅栅极7，所述多晶硅栅极7成条状分布，所述氧化层I81上有五个条形和一个环形通孔I，所述漏极金属I2填充两个间隔的所述通孔I并与所述N+漏区53相连接，所述源极金属I3填充另三个间隔的所述通孔I并与所述P+接触区50及所述N+源区52相连接，所述栅极金属I4填充一个所述环形通孔I并与所述多晶硅栅极7相连接，它还包括氧化层II82，位于所述氧化层II82正面的漏极金属II2’、源极金属II3’、栅极金属II4’，所述氧化层II82上有六个通孔II，每个所述器件单元的所述氧化层II82上表面的所述漏极金属II2’通过两个间隔的所述通孔II与所述漏极金属I2相连接并形成焊盘I，两个所述器件单元的所述焊盘I连接为一体，每个所述器件单元的所述氧化层II82上表面的所述源极金属II3’通过三个间隔的所述通孔II与所述源极金属I3相连接并形成焊盘II，每个所述器件单元的所述栅极金属II4’通过另一个所述通孔II与所述栅极金属I4相连接并形成焊盘III，以便于引线焊接。所述漏极金属I2、所述源极金属I3、所述栅极金属I4、所述漏极金属II2’、所述源极金属II3’、所述栅极金属II4’为铝，当然也可以为铜或硅铝合金。

本实用新型也可以为P沟道MOSFET，此时所述硅衬底1为P型衬底，所述阱区90为N型阱区，所述阱接触区50为N+阱接触区，所述源区52为P+源区，所述漏区53为P+漏区。

本实用新型平面型单硅双金属层功率器件的所述通孔I、所述通孔II的数量不限于实施例中所述，实施例中仅是举例说明，其应与所述漏极金属I2、所述源极金属I3、所述栅极金属I4、所述漏极金属II2’、所述源极金属II3’、所述栅极金属II4’相对应。

本实用新型可广泛应用于集成电路领域。

Claims

1、一种双源双栅共漏功率器件，包括硅衬底(1)、两个器件单元，每个所述器件单元包括形成于所述硅衬底(1)内的阱区(90)，形成于所述硅衬底(1)正面的氧化层I(81)，位于所述氧化层I(81)正面的漏极金属I(2)、源极金属I(3)、栅极金属I(4)，植入到所述硅衬底(1)中的阱接触区(50)、源区(52)、漏区(53)，连接所述源区(52)与所述漏区(53)之间的通道区(65)，生长于所述硅衬底(1)正面的栅氧化层I(60)、栅氧化层II(61)，位于所述栅氧化层I(60)、所述栅氧化层II(61)上的多晶硅栅极(7)，所述氧化层I(81)上有若干个通孔I，所述漏极金属I(2)、所述源极金属I(3)、所述栅极金属I(4)填充若干个所述通孔I并分别与所述漏区(53)、所述阱接触区(50)及所述源区(52)、所述多晶硅栅极(7)相连接，它还包括氧化层II(82)，位于所述氧化层II(82)正面的漏极金属II(2’)、源极金属II(3’)、栅极金属II(4’)，所述氧化层II(82)上有若干个通孔II，其特征在于：每个所述器件单元的所述氧化层II(82)上表面的所述漏极金属II(2’)通过所述通孔II与所述漏极金属I(2)相连接并形成焊盘I，两个所述器件单元的所述焊盘I连接为一体，每个所述器件单元的所述氧化层II(82)上表面的所述源极金属II(3’)通过所述通孔II与所述源极金属I(3)相连接并形成一个焊盘II，每个所述器件单元的所述栅极金属II(4’)通过所述通孔II与所述栅极金属I(4)相连接并形成一个焊盘III。

2、根据权利要求1所述的双源双栅共漏功率器件，其特征在于：所述硅衬底(1)为N型衬底，所述阱区(90)为P型阱区，所述阱接触区(50)为P+阱接触区，所述源区(52)为N+源区，所述漏区(53)为N+漏区。

3、根据权利要求1所述的双源双栅共漏功率器件，其特征在于：所述硅衬底(1)为P型衬底，所述阱区(90)为N型阱区，所述阱接触区(50)为N+阱接触区，所述源区(52)为P+源区，所述漏区(53)为P+漏区。

4、根据权利要求1至3任意一项所述的双源双栅共漏功率器件，其特征在于：所述漏极金属I(2)、所述源极金属I(3)、所述栅极金属I(4)、所述漏极金属II(2’)、所述源极金属II(3’)、所述栅极金属II(4’)为铝或铜或硅铝合金。