CN2842736Y - 具有隔离结构的金属氧化物半导体场效应晶体管 - Google Patents
具有隔离结构的金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN2842736Y CN2842736Y CN 200520012461 CN200520012461U CN2842736Y CN 2842736 Y CN2842736 Y CN 2842736Y CN 200520012461 CN200520012461 CN 200520012461 CN 200520012461 U CN200520012461 U CN 200520012461U CN 2842736 Y CN2842736 Y CN 2842736Y
- Authority
- CN
- China
- Prior art keywords
- type
- region
- effect transistor
- diffusion region
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种具有隔离结构的金属氧化物半导体场效应晶体管,其中一N型金属氧化物半导体场效晶体管包括有一置于一P型衬底内的第一N型嵌入层与一P型外延层;一P型场效晶体管包括有一置于该P型衬底内的一第二N型嵌入层与该P型外延层。该第一、第二N型嵌入层与该P型外延层提供了场效晶体管间的隔离。此外,多个置于该P型外延层中的分离P型区域更提供进一步的隔离效果;一第一间隙存在于一第一厚场氧化层与一第一P型区域间,用以提高该N型场效晶体管的击穿电压;一第二间隙则存在于一第二厚场氧化层与一第二N型阱间,用以提高该P型场效晶体管的击穿电压。
Description
技术领域
本实用新型涉及一种具有隔离结构的金属氧化物半导体场效应晶体管,尤指一种通过低压互补型金属氧化物半导体制造过程制造的具有隔离结构的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field EffectTransistor)。
背景技术
集成控制电路与驱动晶体管的技术已成为现今电源集成电路(Power IC)的发展趋势。因此,若能利用标准制造过程来制作晶体管器件,似乎是单片IC集成的较佳方案。然而,现今标准制造过程所制作的晶体管却是非隔离结构,其未经隔离的晶体管电流可能会在衬底中流动而对控制电路产生干扰;此外,该晶体管电流也可能产生地弹跳(ground bounce),而影响控制电路的控制信号,因此非隔离结构的晶体管并不适用在这样的集成技术上。
请参阅图1及图2所示,其为N型及P型金属氧化物半导体场效晶体管的电路示意图。由图中可知,该N型金属氧化物半导体场效晶体管(NMOS)10包括有一漏极20、一源极30与一栅极40;该P型金属氧化物半导体场效晶体管(PMOS)50包括有一漏极60、一源极70与一栅极80。
请参阅图3所示,其为公知金属氧化物半导体场效晶体管的结构剖面图。由图中可知,一N型金属氧化物半导体场效晶体管10与P型金属氧化物半导体场效晶体管50,包括一P型衬底100,一N+型嵌入层860与一P+型嵌入层880形成于该P型衬底100内,一N型外延(epitaxial)层660与一N型外延层680分别形成于该N+型嵌入层860与该P+型嵌入层880上。
再者,传统晶体管隔离结构是采用该N型外延层660将该N型场效晶体管10的第一漏极区域230及第一P型区域220包围起来,并利用一N型外延层680将该P型场效晶体管50的第二源极区域440、第二接点区域450及第二P型区域420包围起来。且多个具有P+型离子的分离P+型区域500形成于该N型外延层660与680之间,为金属氧化物半导体场效晶体管之间提供隔离。然而,以上述传统方式所形成的隔离结构不但制造过程较复杂,而且需花费较高的制作成本。
发明内容
本实用新型所要解决的技术问题,在于提供一种具有隔离结构的金属氧化物半导体场效应晶体管,其具有较高的击穿电压和较低的导通阻抗,以达成单片IC集成的目标。另外,本实用新型不需要传统制造过程中制造外延层的额外光掩模数,仅利用标准的阱结构,便能达到低成本、高良率与隔离的晶体管结构。
为了解决上述技术问题,根据本实用新型的其中一种方案,提供一种低压互补型金属氧化物半导体制造过程制造的具有隔离结构的金属氧化物半导体场效应晶体管。该金属氧化物半导体场效应晶体管包括有一N型金属氧化物半导体场效晶体管与一P型金属氧化物半导体场效晶体管置于一P型衬底内。该N型金属氧化物半导体场效晶体管包括有一置于该P型衬底内的第一N型嵌入层与一P型外延层;一具有N型导电离子的第一N型扩散区,在该第一N型嵌入层内形成一第一N型阱;一具有P型导电离子的第一P型扩散区,在该第一N型阱中形成一第一P型区域;一具有N+型导电离子的第一漏极扩散区,在该第一N型扩散区中形成一第一漏极区域;一具有N+型导电离子的第一源极扩散区形成一第一源极区域;与一具有P+型导电离子的第一接点扩散区形成一第一接点区域;其中,该第一P型扩散区将该第一源极区域与该第一接点区域包围起来。
根据本实用新型的N型金属氧化物半导体场效晶体管,其中位于该第一N型阱内的该第一P型区域是通过一P型阱制造过程制得。
根据本实用新型的N型金属氧化物半导体场效晶体管,其中位于该第一N型阱内的该第一P型区域是通过一P型基体制造过程制得。
该P型金属氧化物半导体场效应晶体管包括有一置于该P型衬底内的第二N型嵌入层与该P型外延层;一具有N型导电离子的第二N型扩散区,在该第二N型嵌入层中形成一第二N型阱;一具有P型导电离子的第二P型扩散区,在该第二N型阱中形成一第二P型区域;一具有P+型导电离子的第二漏极扩散区,在该第二P型扩散区中形成一第二漏极区域;一具有P+型导电离子的第二源极扩散区形成一第二源极区域;与一具有N+型导电离子的第二接点扩散区形成一第二接点区域;其中,该第二N型扩散区将该第二源极区域与该第二接点区域包围起来。
根据本实用新型的P型金属氧化物半导体场效晶体管,其中位于该第二N型阱内的该第二P型区域是通过一P型阱制造过程制得。
根据本实用新型的P型金属氧化物半导体场效晶体管,其中位于该第二N型阱内的该第二P型区域是通过一P型基体制造过程制得。
该第一N型嵌入层、该第二N型嵌入层与该P型外延层提供场效晶体管间的隔离。此外,具有P型导电离子的多个分离的P型扩散区在该P型外延层中形成多个分离的P型区域,提供场效晶体管间更进一步的隔离,位于该第一N型扩散区的该第一P型区域、位于该第二N型扩散区的该第二P型区域、该多个分离的P型区域、该第一N型阱与该第二N型阱,于不同极性的区域间形成耗尽区域。一第一沟道在该第一源极区域与该第一漏极区域间形成,一第二沟道在该第二源极区域与该第二漏极区域间形成,一第一栅极位于一第一薄栅氧化层与一第一厚场氧化层之上,用以控制该第一沟道中的电流量,一第二栅极位于一第二薄栅氧化层与一第二厚场氧化层之上,用以控制该第二沟道中的电流量。
再者,由该第一N型扩散区与该第二N型扩散区所分别形成的该第一N型阱与该第二N型阱,为该N型金属氧化物半导体场效晶体管与该P型金属氧化物半导体场效晶体管提供了一低阻抗路径,用以限制在该第一漏极区域与该第一源极区域之间的晶体管电流以及该第二漏极区域与该第二源极区域之间的晶体管电流。
本实用新型不需要传统制造过程中制造外延层的额外光掩模数,仅利用标准的阱结构,便能达到成本、高良率与隔离的晶体管结构。并且仅利用此一简化的制造过程,便能达到高击穿电压、低导通阻抗、与隔离结构的特性,进而达成单片IC集成的目标。
为了能更进一步了解本实用新型为达成预定目的所采取的技术、手段及功效,请参阅以下有关本实用新型的详细说明与附图,相信本实用新型的目的、特征与特点,当可由此得一深入且具体的了解,然而附图仅提供参考与说明用,并非用来对本实用新型加以限制。
附图说明
图1:N型金属氧化物半导体场效晶体管的电路示意图;
图2:P型金属氧化物半导体场效晶体管的电路示意图;
图3:公知高压金属氧化物半导体场效晶体管的结构剖面图;
图4:本实用新型的高压金属氧化物半导体场效晶体管的区域示意俯视图;以及
图5:本实用新型的高压金属氧化物半导体场效晶体管的结构示意剖视图。
其中,附图标记说明如下:
10 N型金属氧化物半导体场效应晶体管
20 漏极
21 具有N型导电离子的第一N型扩散区
22 具有P型导电离子的第一P型扩散区
23 具有N+型导电离子的第一漏极扩散区
24 具有N+型导电离子的第一源极扩散区
25 具有P+型导电离子的第一接点扩散区
30 源极
40 栅极
41 具有N型导电离子的第二N型扩散区
42 具有P型导电离子的第二P型扩散区
43 具有P+型导电离子的第二漏极扩散区
44 具有P+型导电离子的第二源极扩散区
45 具有N+型导电离子的第二接点扩散区
50 P型金属氧化物半导体场效晶体管
60 漏极
70 源极
80 栅极
90 P型外延层
100 P型衬底
101 第一N型嵌入层
102 第二N型嵌入层
160 具有P型导电离子的分离的P型扩散区
210 第一N型阱
220 第一P型区域
230 第一漏极区域
240 第一源极区域
250 第一接点区域
260 分离的P型区域
410 第二N型阱
420 第二P型区域
430 第二漏极区域
440 第二源极区域
450 第二接点区域
500 具有P+型离子的分离P+区域
510 第一薄栅氧化层
520 第二薄栅氧化层
530 第一厚场氧化层
531 第三厚场氧化层
540 第二厚场氧化层
541 第四厚场氧化层
550 第一栅极
560 第二栅极
600 硅氧化绝缘层
660 N型外延层
680 N型外延层
710 具有金属电极的第一漏极金属接点
720 具有金属电极的第二漏极金属接点
750 具有金属电极的第一源极金属接点
760 具有金属电极的第二源极金属接点
860 N+型嵌入层
880 P+型嵌入层
810 第一间隙
820 第二间隙
具体实施方式
请参阅图4及图5所示,其为本实用新型的高压金属氧化物半导体场效晶体管的区域示意俯视图及结构示意剖视图。由图中可知,本实用新型提供一N型金属氧化物半导体场效晶体管10,其至少包括有:一P型衬底100、一第一N型嵌入层(buried layer)101与一P型外延层(epitaxial layer)90置于该P型衬底100内、一具有N型导电离子的第一N型扩散区21于该第一N型嵌入层101内形成一第一N型阱210、一具有P型导电离子的第一P型扩散区22于该第一N型阱210中形成一第一P型区域220、一具有N+型导电离子的第一漏极扩散区23在该第一N型扩散区21中形成一第一漏极区域230、一具有N+型导电离子的第一源极扩散区24形成一第一源极区域240、一第一沟道于该第一源极区域240与该第一漏极区域230间形成、以及一具有P+型导电离子的第一接点扩散区25形成一第一接点区域250。其中该第一N型扩散区21将该第一源极区域240与该第一接点区域250包围起来。该N型场效晶体管10还包含有多个分离的P型扩散区160,以在该P型外延层90中形成多个分离的P型区域260,用以作为金属氧化物半导体场效晶体管间的隔离。
另外,本实用新型提供一P型金属氧化物半导体场效晶体管50,其也包括该P型衬底100、一第二N型嵌入层102与该P型外延层90置于该P型衬底100内、一具有N型导电离子的第二N型扩散区41在该第二N型嵌入层102中形成一第二N型阱410、一具有P型导电离子的第二P型扩散区42在该第二N型阱410中形成一第二P型区域420、一具有P+型导电离子的第二漏极扩散区43在该第二P型扩散区42中形成一第二漏极区域430、一具有P+型导电离子的第二源极扩散区44形成一第二源极区域440、一第二沟道于该第二源极区域440与该第二漏极区域430间形成、以及一具有N+型导电离子的第二接点扩散区45形成一第二接点区域450。其中该第二N型扩散区41则将该第二源极区440与该第二接点区域450包围起来。该N型场效晶体管10还包含具有P型导电离子的多个分离的P型扩散区160,以在该P型外延层90中形成多个分离的P型区域260,作为金属氧化物半导体场效晶体管间的隔离。
再者,该第一P型区域220与该第二P型区域420的制造过程可以是P型阱(P-Well)也可以是P型基体(P Body/Base)。其中,当该第一P型区域220与该第二P型区域420为P型基体时,该第一N型阱210与该第二N型阱410为N型阱(N-Well);当该第一P型区域220与该第二P型区域420为P型阱时,该第一N型阱210与该第二N型阱410为深N型阱(DeepN-Well)。以浓度而言,基体(Body/Base)大于阱(Well),阱又大于深阱(Deep Well)。
另外,一第一薄栅氧化层510与一第二薄栅氧化层520、一第一厚场氧化层530、一第二厚场氧化层540、一第三厚场氧化层531、一第四厚场氧化层541形成于该P型衬底100上,一第一栅极550置于该第一薄栅氧化层510与该第一厚场氧化层530之上,用以控制该N型金属氧化物半导体场效晶体管10的该第一沟道的电流量,一第二栅极560置于该第二薄栅氧化层520与该第二厚场氧化层540之上,用以控制该P型金属氧化物半导体场效晶体管50的该第二沟道的电流量,一硅氧化绝缘层600覆盖于该栅极550与560以及厚场氧化层530、531、540与541上,具有金属电极的一第一漏极金属接点710与一第二漏极金属接点720分别与该第一漏极扩散区23及该第二漏极扩散区43相连接,一具有金属电极的第一源极金属接点750与该第一源极扩散区24与该第一接点扩散区25相连接,一具有金属电极的第二源极金属接点760与该第二源极扩散区44及该第二接点扩散区45相连接。
再者,一第一间隙810存在于该第一厚场氧化层530与该第一P型区域220间,以提高该N型金属氧化物半导体场效晶体管10的击穿电压,一第二间隙820存在于该第二厚场氧化层540与该第二N型阱410间,以提高该P型金属氧化物半导体场效晶体管50的击穿电压,该第一P型区域220与该第一N型阱210产生一耗尽区,该第二P型区域420与该第二N型阱410产生另一耗尽区,加上该P型区域260,使得晶体管之间的隔离效果更佳。
综上所述,传统晶体管隔离结构是采用该N型外延层660将该N型场效晶体管10的第一漏极区域230及第一P型区域220包围起来,并利用一N型外延层680将该P型场效晶体管50的第二源极区域440、第二接点区域450及第二P型区域420包围起来。本实用新型的高压场效晶体管器件,如该N型金属氧化物半导体场效晶体管10与该P型金属氧化物半导体场效晶体管50,则是利用该第一N型阱210与该第二N型阱410配合其它结构来达成隔离效果,另外本实用新型的优点于结构上:因利用该第一N型嵌入层101、该第二N型嵌入层102及该一P型外延层90,以加强原本仅有阱(Well)隔离结构的隔离效果;于成本上:因少了制作该N型外延层660与该N型外延层680、及该N+型嵌入层860与该P+型嵌入层880的光掩模数,而可以减少制造成本。
因此,本实用新型不需要传统制造过程中制造外延层的额外光掩模数,仅利用标准的阱结构,便能达到成本、高良率与隔离的晶体管结构。并且仅利用此一简化的制造过程,便能达到高击穿电压、低导通阻抗、与隔离结构的特性,进而达成单片IC集成的目标。
以上所述,仅为本实用新型最佳的一的具体实施例的详细说明与附图,但本实用新型的特征并不局限于此,并非用以限制本实用新型,本实用新型的所有范围应以所附权利要求范围为准,凡合于本实用新型权利要求范围的精神与其类似变化的实施例,皆应包含于本实用新型的范畴中,任何熟悉本领域的技术人员在本实用新型的领域内,可轻易思及的变化或修饰皆可涵盖在本实用新型的专利范围。
Claims (6)
1、一种N型金属氧化物半导体场效晶体管,其特征在于包括有:
一P型衬底;
一第一N型嵌入层与一P型外延层,于该P型衬底内形成;
一具有N型导电离子的第一N型扩散区,于该第一N型嵌入层内形成一第一N型阱;
一具有P型导电离子的第一P型扩散区,于该第一N型阱内形成一第一P型区域;
一具有N+型导电离子的第一漏极扩散区,于该第一N型扩散区内形成一第一漏极区域;
一具有N+型导电离子的第一源极扩散区形成一第一源极区域,其中一第一沟道于该第一源极区域与该第一漏极区域间形成;
一具有P+型导电离子的第一接点扩散区形成一第一接点区域,其中该第一P型扩散区将该第一源极区域与该第一接点区域包围起来;
一具有P型导电离子的多个分离的P型扩散区,在该P型外延层内形成多个分离的P型区域以提供隔离特性;
一第一薄栅氧化层与一第一厚场氧化层,形成于该P型衬底上;
一第一栅极,置放于该第一薄栅氧化层与该第一厚场氧化层之上,用以控制该第一沟道内的电流量;
一硅氧化绝缘层,覆盖于该第一栅极与该第一厚场氧化层上;
一第一漏极金属接点,其具有一与该第一漏极扩散区相连接的第一金属电极;
一第一源极金属接点,其具有一连接至该第一源极扩散区与该第一接点扩散区的第二金属电极;以及
一第一间隙,存在于该第一厚场氧化层与该第一P型区域间,以提高该N型金属氧化物半导体场效晶体管的击穿电压。
2、如权利要求1所述的该N型金属氧化物半导体场效晶体管,其特征在于位于该第一N型阱内的该第一P型区域是一P型阱。
3、如权利要求1所述的该N型金属氧化物半导体场效晶体管,其特征在于位于该第一N型阱内的该第一P型区域是一P型基体。
4、一种P型金属氧化物半导体场效晶体管,其特征在于包括有:
一P型衬底;
一第二N型嵌入层与一P型外延层,于该P型衬底内形成;
一具有N型导电离子的第二N型扩散区,于该第二N型嵌入层内形成一第二N型阱;
一具有P型导电离子的第二P型扩散区,于该第二N型阱内形成一第二P型区域;
一具有P+型导电离子的第二漏极扩散区,于该第二P型扩散区内形成一第二漏极区域;
一具有P+型导电离子的第二源极扩散区形成一第二源极区域,其中一第二沟道于该第二源极区域与该第二漏极区域间形成;
一具有N+型导电离子的第二接点扩散区形成一第二接点区域,其中该第二N型扩散区将该第二源极区域与该第二接点区域包围起来;
一具有P型导电离子的多个分离的P型扩散区,在该P型外延层内形成多个分离的P型区域以提供隔离特性;
一第二薄栅氧化层与一第二厚场氧化层,形成于该P型衬底上;
一第二栅极,置放于该第二薄栅氧化层与该第二厚场氧化层之上,用以控制该第二沟道内的电流量;
一硅氧化绝缘层,覆盖于该第二栅极与该第二厚场氧化层上;
一第二漏极金属接点,其具有一与该第二漏极扩散区相连接的第三金属电极;
一第二源极金属接点,其具有一连接至该第二接点扩散区与该第二源极扩散区的第四金属电极;以及
一第二间隙,存在于该第二厚场氧化层与该第二N型阱间,以提高该P型金属氧化物半导体场效晶体管的击穿电压。
5、如权利要求4所述的该P型金属氧化物半导体场效晶体管,其特征在于位于该第二N型阱内的该第二P型区域是一P型阱。
6、如权利要求4所述的该P型金属氧化物半导体场效晶体管,其特征在于位于该第二N型阱内的该第二P型区域是一P型基体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200520012461 CN2842736Y (zh) | 2005-04-30 | 2005-04-30 | 具有隔离结构的金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200520012461 CN2842736Y (zh) | 2005-04-30 | 2005-04-30 | 具有隔离结构的金属氧化物半导体场效应晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2842736Y true CN2842736Y (zh) | 2006-11-29 |
Family
ID=37446609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200520012461 Expired - Lifetime CN2842736Y (zh) | 2005-04-30 | 2005-04-30 | 具有隔离结构的金属氧化物半导体场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2842736Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100449782C (zh) * | 2005-04-29 | 2009-01-07 | 崇贸科技股份有限公司 | 具隔离结构的金属氧化物半导体场效晶体管及其制作方法 |
CN107919385A (zh) * | 2017-11-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 高压隔离环及其制造方法 |
-
2005
- 2005-04-30 CN CN 200520012461 patent/CN2842736Y/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100449782C (zh) * | 2005-04-29 | 2009-01-07 | 崇贸科技股份有限公司 | 具隔离结构的金属氧化物半导体场效晶体管及其制作方法 |
CN107919385A (zh) * | 2017-11-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 高压隔离环及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1855537A (zh) | 具隔离结构的金属氧化物半导体场效晶体管及其制作方法 | |
CN1251330C (zh) | 半导体装置及其制造方法 | |
CN1925170A (zh) | 横向双扩散场效应晶体管及含有它的集成电路 | |
CN1276516C (zh) | 场效应晶体管及其应用器件 | |
CN1956222A (zh) | 半导体装置及其制造方法 | |
CN1713394A (zh) | 具有逆行井的高电压元件及其制造方法 | |
CN2775842Y (zh) | 半导体电路 | |
CN1658391A (zh) | 纵向双极型晶体管及其制造方法 | |
CN1794468A (zh) | 半导体器件 | |
CN1838431A (zh) | 双极性装置 | |
CN1848437A (zh) | 半导体装置及其制造方法 | |
CN101047193A (zh) | 半导体存储器件及其制造方法 | |
CN1862832A (zh) | 高压半导体器件及其制造方法 | |
CN1866542A (zh) | 具有隔离结构的mos场效应晶体管及其制作方法 | |
CN1291484C (zh) | 半导体装置及其制造方法 | |
CN1773859A (zh) | 半导体集成电路器件、以及制造该器件的方法 | |
CN1832127A (zh) | 半导体器件及其制造方法 | |
CN2842736Y (zh) | 具有隔离结构的金属氧化物半导体场效应晶体管 | |
CN1815754A (zh) | 半导体元件的结构与制造方法 | |
CN1287454C (zh) | 半导体装置及其制造方法 | |
CN2881961Y (zh) | 用于单片集成具有隔离结构的mos场效应晶体管 | |
CN2821868Y (zh) | 具有隔离结构的mos场效应晶体管 | |
CN1135622C (zh) | 半导体器件 | |
CN1564318A (zh) | 0.35μm LDMOS高压功率显示驱动器件的设计方法 | |
CN1763961A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Effective date of abandoning: 20090107 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |