CN2831431Y - 集成电路或分立元件平面阵列凸点式封装结构 - Google Patents

集成电路或分立元件平面阵列凸点式封装结构 Download PDF

Info

Publication number
CN2831431Y
CN2831431Y CNU200520073725XU CN200520073725U CN2831431Y CN 2831431 Y CN2831431 Y CN 2831431Y CN U200520073725X U CNU200520073725X U CN U200520073725XU CN 200520073725 U CN200520073725 U CN 200520073725U CN 2831431 Y CN2831431 Y CN 2831431Y
Authority
CN
China
Prior art keywords
dao
output pin
function output
many
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU200520073725XU
Other languages
English (en)
Inventor
王新潮
于燮康
梁志忠
谢洁人
陶玉娟
李福寿
杨维君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CNU200520073725XU priority Critical patent/CN2831431Y/zh
Application granted granted Critical
Publication of CN2831431Y publication Critical patent/CN2831431Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型涉及一种集成电路或分立元件平面阵列凸点式封装结构，属集成电路或分立元件技术领域。包括基岛(1)、芯片(2)、功能输出脚(3)以及塑封体(5)，所述的功能输出脚(3)分布于基岛(1)的外圈和外侧，芯片(2)放置于基岛(1)上，其特征在于：所述的塑封体(5)外部的基岛(1)和功能输出脚(3)凸出于塑封体(5)表面；所述的基岛(1)有单个基岛或多个基岛；所述的功能输出脚(3)有圈状分布的，也有排状分布的，圈状的有单圈或/和多圈，排状的有单排或/和多排；所述的芯片(2)有单颗或多颗。本实用新型生产顺畅、良率提高，成本低廉，品质优良，可靠性高，散热性高。

Description

集成电路或分立元件平面阵列凸点式封装结构
技术领域：
本实用新型涉及一种集成电路或分立元件，具体涉及一种集成电路或分立元件平面阵列凸点式封装结构。属集成电路或分立元件封装技术领域。
背景技术：
在本实用新型作出以前，传统的集成电路或分立元件封装形式主要有四边无脚表面贴片式封装(QFN)以及球形阵列式封装(BGA)两种，它们各自存在一定的不足，现分述如下：
四边无脚表面贴片式封装 球形阵列式封装
一 、基岛与芯片的搭配形式 采用全蚀刻加胶带的引线框，而受全蚀刻引线框能力限制，同一封装体内只能制作单一基岛，而单一基岛的能力发挥有限。 采用塑胶电路基板可以做到单基岛单芯片、单基岛多颗排列芯片、单基岛多层堆叠芯片，在同一封装体内还可以做到多基岛多颗排列芯片及多基岛多层堆叠芯片的放置方式，但是塑胶电路基板的成本较高。
二、塑封体外部能输出脚的分别方式 采用全蚀刻加胶带的引线框，而受全蚀刻引线框能力限制，塑封体外部只可能做到单圈或单排的功能输出脚分布。 因采用塑胶电路基板，外部功能输出脚的分布形式可以为单圈、多圈、单排、多排等；但是同样存在塑胶电路基板成本较高的问题。
三、塑封体外部功能输出脚的凸出性能 受全蚀刻加胶带的引线框的能力所限，无法做到塑封体外部的功能输出脚凸出于塑封体底部；所以功能输出脚与印刷电路板间的焊接能力相对较差，而且焊接过程中容易产生锡膏短路的问题。 受塑胶电路基板的能力所限，无法直接做到塑封体外部的功能输出脚凸出于塑封体表面，故为了使输出脚凸出而又增加了高成本的植锡球工艺。
四、基岛与功能脚的共面能力 采用全蚀刻加胶带的引线框，在生产过程中很容易产生功能输出脚凹陷于塑封体中间而造成贴片接点不良的问题。 采用在塑胶电路基板底部植入锡球的方式，但是无法将锡球植入到基岛上，从而使基岛与锡球又常有大小尺寸不均而造成贴片时接点不良的问题，
此外锡球也常有掉球的现象而造成缺球的问题。
五、基岛露出胶体底部的散热能力 采用全蚀刻加胶带的引线框可以使散热用的基岛露出于塑封体底部，但无法凸出于塑封体的底部，不能够利用空气来散热。 采用塑胶电路基板可以使基岛露出于塑封体底部，而塑胶电路基板是通过引线的方式间接将热量传导到基岛底部，基岛再利用周圈的空气来散热，但是空气的散热阻力较大，散热效率很差，而且在引线过程中甚至会因为热积在塑胶电路板上而严重影响到塑胶电路板的可靠性能力。
六、芯片 单颗芯片：以存储芯片为例，其单颗芯片的储存容量为128MB，因基岛上只有单一芯片，所以最大储存容量也只有128MB。 多颗排列芯片：例如在同一基岛上同时放置储存用芯片及电源保护芯片，从而可以保护储存芯片免受突来不稳的电源的伤害。
七、芯片与输出功能脚 单芯片、单圈或/和单排：单圈/排而少量的IO(输入与输出信号)若改为多圈或/和多排功能输出脚，其封装尺寸可以比原来至少小四分之一。关键在于不同的芯片或封装形式，单颗封装体的尺寸节省也各有不同。 多颗排列芯片、圈或/和排：可能根据产品的需要来集成一颗或多颗不同功能的芯片，封装成多颗排列芯片、多圈或/和多排功能输出脚的集成电路；相比较单颗芯片独立封装面言，它可以省下一颗基至多颗封装体的空间。关键在于平行排列的芯片的数量不同，封装体的尺寸会有所不同。
发明内容：
本实用新型的目的在于克服上述不足，提供一种生产顺畅、良率提高，成本低廉，品质优良，可靠性高，散热性高的集成电路或分立元件平面阵列凸点式封装结构。
本实用新型的目的是这样实现的：一种集成电路或分立元件平面阵列凸点式封装结构，包括基岛、芯片、功能输出脚以及塑封体，所述的功能输出脚分布于基岛的外圈和外侧，芯片放置于基岛上，其特征在于：
所述的塑封体外部的基岛和功能输出脚凸出于塑封体表面；
所述的基岛有单个基岛或多个基岛；
所述的功能输出脚有圈状分布的，也有排状分布的，圈状的有单圈或/和多圈，排状的有单排或/和多排；
所述的芯片有单颗或多颗。
与现有技术相比，本实用新型采用平面凸点阵列式封装(FBP BGA)具有如下优点：
一、基岛与芯片的搭配形式：
金属基板采用半蚀刻的方式再搭配线路整理层后，同样可以做到单基岛单芯片、单基岛多颗排列芯片、单基岛多层堆叠芯片，在同一封装体内同样可以做到多基岛多颗排列芯片及多基岛多层堆叠芯片等放置方式；而且金属基板的成本较低。塑胶电路基板的成本要比平面凸点阵列式封装的金属基板材料成本至少高出两倍以上。
二、塑封体外部功能输出脚的分别方式：
金属基板采用两次蚀刻的方式可以轻松达到塑封体外部功能输出脚的多种分布方式，如单圈、多圈、单排、多排以及圈排混合等，且成本较低。
三、塑封体外部功能输出脚的凸出性能
金属基板采用两次蚀刻的方式可以轻松达到塑封体外部的功能输出脚凸出于塑封体的表面。
四、基岛与功能输出脚的共面能力：
金属基板采用两次蚀刻的方式确保了基岛与功能输出脚的绝对共面性，而且也绝对不会有功能输出脚掉、缺、凹陷的问题产生。
五、基岛露出塑封体底部的散热能力
金属基板采用二次蚀刻的方式使散热用的基岛直接露出并凸出于塑封体的底部，基岛与功能输出脚一起焊接在印刷电路板上；所以，在利用空气进行散热的同时，还可以将芯片因电能而转成的热能直接而迅速的透过印刷电路板消散出去。
六、多层堆叠芯片
以储存芯片为例，其单颗芯片的储存容量为128MB，在基岛上堆叠两颗芯片时可以使储存容量增至256MB，以此类推，堆叠四颗时可以使储存容量增至512MB，但是封装体的尺寸不会变大，从而加强了有效空间的利用率。
七、多层堆叠芯片、圈或/和排
可以根据产品的需要来纵向堆叠芯片，必要时可加入线路整理层后再封装成多层堆叠芯片、多圈或/和多排功能输出脚的集成电路；相比较单颗芯片独立封装而言，它可以省下一颗甚至多颗封装体的空间。关键在于纵向堆叠芯片的数量和堆叠组数的不同，封装体的尺寸也会有所不同。
附图说明：
图1本实用新型的实施例1横截面结构示意图。
图2(a)、(b)～5(a)、(b)为本实用新型的实施例6平面和O-O立面布置图。
图6(a)、(b)、7(a)、(b)为本实用新型的实施例7平面和O-O立面布置图。
图8(a)、(b)～20(a)、(b)为本实用新型的实施例28平面和O-O立面布置图。
图21(a)、(b)～22(a)、(b)为本实用新型的实施例29平面和O-O立面布置示意图。
图23(a)、(b)～25(a)、(b)为本实用新型的实施例30平面和O-O立面布置示意图。
图26(a)、(b)为本实用新型的实施例34平面和O-O立面布置示意图。
具体实施方式：
实施例1：
参见图1，采用本实用新型的集成电路或分立元件平面阵列凸点式封装结构，主要由基岛1、芯片2、功能输出脚3、金线4以及塑封体5组成。所述的功能输出脚3分布于基岛1的外圈和外侧，所述的芯片2放置于基岛1上。金线4连接于芯片2与功能输出脚3之间，所述的基岛1、芯片2、功能输出脚3和金线4均用塑封体5包封，并使塑封体外部的基岛1和功能输出脚3凸出于塑封体5表面。所述的功能输出脚3自内至外依次包括金属层3.1、活化层3.2、金属基板层3.3、活化层3.4和金属层3.5。功能输出脚3凸出于塑封体5的表面被外层活化层3.4和外层金属层3.5包覆。所述的基岛1自内至外依次包括金属层1.1、活化层1.2、金属基板层1.3、活化层1.4和金属层1.5，基岛1凸出于塑封体5的表面被外层活化层1.4和外层金属层1.5包覆。
所述的基岛1有单个基岛或多个基岛；所述的功能输出脚3有圈状分布的，也有排状分布的，圈状的有单圈或/和多圈，排状的有单排或/和多排；所述的芯片2有单颗或多颗。
另外：上述实施例1还可以有几种特例：
1)功能输出脚3和基岛1也可以省却内、外两层活化层3.2、3.4和1.2、1.4。
2)功能输出脚3和基岛1凸出于塑封体5的部分仅有底端面被外层活化层3.4、1.4和外层金属层3.5、1.5镀覆，而其余部分没有被镀覆。
3)功能输出脚3和基岛1省却内、外两层活化层3.2、3.4和1.2、1.4，并且功能输出脚3和基岛1凸出于塑封体的部分仅有底端面被外层金属层3.5、1.5镀覆，而其余表面部分没有被镀覆。
下面结合附图对本发明的具体实施方式作进一步详细描述：
实施例2：单基岛/单圈、单排功能输出脚/单芯片
所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
实施例3：单基岛/单圈、多排功能输出脚/单芯片
所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
实施例4：单基岛/多圈、单排功能输出脚/单芯片
所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
实施例5：单基岛/多圈、多排功能输出脚/单芯片
所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
实施例6：单基岛/单圈、单排功能输出脚/多芯片
参见图2～5，所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧(图2中是一侧，图3、4中是两侧，图5中是三侧)，单基岛上的芯片有多颗，多颗个芯片在基岛上的布置方式有排列或/和堆叠。
实施例7：单基岛/单圈、多排功能输出脚/多芯片
参见图6～7，所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧(图6中是两侧，图7中是三侧)，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例8：单基岛/多圈、单排功能输出脚/多芯片
所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例9：单基岛/多圈、多排功能输出脚/多芯片
所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例10：多基岛/单圈、单排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例11：多基岛/单圈、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例12：多基岛/单圈、单排、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例13：多基岛/多圈、单排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例14：多基岛/多圈、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例15：多基岛/多圈、单排、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例16：多基岛/单圈、多圈、单排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例17：多基岛/单圈、多圈、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例18：多基岛/单圈、多圈、单排、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
实施例19：多基岛/单圈、单排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例20：多基岛/单圈、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例21：多基岛/单圈、单排、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例22：多基岛/多圈、单排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例23：多基岛/多圈、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例24：多基岛/多圈、单排、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例25：多基岛/单圈、多圈、单排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例26：多基岛/单圈、多圈、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例27：多基岛/单圈、多圈、单排、多排功能输出脚/多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片。多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例28：多基岛/单圈、单排功能输出脚/单、多芯片
参见图8～20，所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例29：多基岛/单圈、多排功能输出脚/单、多芯片
参见图21～22，所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例30：多基岛/单圈、单排、多排功能输出脚/单、多芯片
参见图23～25，所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例31：多基岛/多圈、单排功能输出脚/单、多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例32：多基岛/多圈、多排功能输出脚/单、多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例33：多基岛/多圈、单排、多排功能输出脚/单、多芯片
所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例34：多基岛/单圈、多圈、单排功能输出脚/单、多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例35：多基岛/单圈、多圈、多排功能输出脚/单、多芯片
所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
实施例36：多基岛/单圈、多圈、单排、多排功能输出脚/单、多芯片
参见图26，所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。

Claims (40)

1、一种集成电路或分立元件平面阵列凸点式封装结构，包括基岛(1)、芯片(2)、功能输出脚(3)以及塑封体(5)，所述的功能输出脚(3)分布于基岛(1)的外圈和外侧，芯片(2)放置于基岛(1)上，其特征在于：
所述的塑封体(5)外部的基岛(1)和功能输出脚(3)凸出于塑封体(5)表面；
所述的基岛(1)有单个基岛或多个基岛；
所述的功能输出脚(3)有圈状分布的，也有排状分布的，圈状的有单圈或/和多圈，排状的有单排或/和多排；
所述的芯片(2)有单颗或多颗。
2、根据权利要求1所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的功能输出脚(3)和基岛(1)自内至外依次包括金属层(3.1、1.1)、金属基板层(3.3、1.3)和金属层(3.5、1.5)，凸出于塑封体(5)的功能输出脚(3)和基岛(1)的底端面均被金属层(3.5、1.5)镀覆。
3、根据权利要求1所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的功能输出脚(3)和基岛(1)自内至外依次包括金属层(3.1、1.1)、金属基板层(3.3、1.3)和金属层(3.5、1.5)，凸出于塑封体(5)的功能输出脚(3)和基岛(1)的表面均被金属层(3.5、1.5)包覆。
4、根据权利要求1所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的功能输出脚(3)和基岛(1)自内至外依次包括金属层(3.1、1.1)、活化层(3.2、1.2)、金属基板层(3.3、1.3)、活化层(3.4、1.4)和金属层(3.5、1.5)，凸出于塑封体(5)的功能输出脚(3)和基岛(1)的底端面均被外层活化层(3.4、1.4)和外层金属层(3.5、1.5)镀覆。
5、根据权利要求1所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的功能输出脚(3)和基岛(1)自内至外依次包括金属层(3.1、1.1)、活化层(3.2、1.2)、金属基板层(3.3、1.3)、活化层(3.4、1.4)和金属层(3.5、1.5)，凸出于塑封体(5)的功能输出脚(3)和基岛(1)的表面均被外层活化层(3.4、1.4)和外层金属层(3.5、1.5)包覆。
6、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
7、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
8、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
9、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有单颗。
10、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
11、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
12、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
13、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有单个，单基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于单基岛的一侧或多侧，单基岛上的芯片有多颗，多颗芯片在基岛上的布置方式有排列或/和堆叠。
14、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
15、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
16、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
17、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
18、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
19、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
20、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
21、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
22、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有单颗芯片。
23、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
24、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
25、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
26、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
27、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
28、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
29、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
30、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
31、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多基岛中每个基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
32、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚单排，单排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
33、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
34、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
35、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
36、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
37、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
38、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，单排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
39、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有多排，多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
40、根据权利要求1～5其中之一所述的一种集成电路或分立元件平面阵列凸点式封装结构，其特征在于：所述的基岛有多个，基岛外圈的功能输出脚有单圈，也有多圈，外侧的功能输出脚有单排，也有多排，单排和多排功能输出脚布置于基岛的一侧或多侧，多个基岛中有的基岛上有单颗芯片，有的基岛上有多颗芯片，多颗芯片在基岛上的布置方式有排列或/和堆叠。
CNU200520073725XU 2005-07-06 2005-07-06 集成电路或分立元件平面阵列凸点式封装结构 Expired - Lifetime CN2831431Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU200520073725XU CN2831431Y (zh) 2005-07-06 2005-07-06 集成电路或分立元件平面阵列凸点式封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU200520073725XU CN2831431Y (zh) 2005-07-06 2005-07-06 集成电路或分立元件平面阵列凸点式封装结构

Publications (1)

Publication Number Publication Date
CN2831431Y true CN2831431Y (zh) 2006-10-25

Family

ID=37136359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU200520073725XU Expired - Lifetime CN2831431Y (zh) 2005-07-06 2005-07-06 集成电路或分立元件平面阵列凸点式封装结构

Country Status (1)

Country Link
CN (1) CN2831431Y (zh)

Similar Documents

Publication Publication Date Title
CN1089491C (zh) 半导体器件
CN1127428A (zh) 半导体装置及其制造方法，存储器心部及外围电路芯片
CN1929130A (zh) 多芯片堆叠式封装结构
CN2636411Y (zh) 多芯片封装结构
JP2009206429A (ja) 記憶媒体
CN1925141A (zh) 晶片封装结构
CN1453868A (zh) 多芯片封装体及其制造方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1738034A (zh) 集成电路或分立元件平面阵列凸点式封装结构
CN2831431Y (zh) 集成电路或分立元件平面阵列凸点式封装结构
CN2831432Y (zh) 集成电路或分立元件平面排列凸点式封装结构
CN2831433Y (zh) 集成电路或分立元件平面围圈凸点式封装结构
CN1738035A (zh) 集成电路或分立元件平面排列凸点式封装结构
CN100345268C (zh) 半导体装置
CN1941336A (zh) 增进晶背散热的薄型封装构造
CN1738036A (zh) 集成电路或分立元件平面围圈凸点式封装结构
CN1179422C (zh) 封装光电元件及其封装方法
CN200956370Y (zh) 通信模块的层叠封装结构
TW200845322A (en) Package structure and manufacturing method thereof
CN1290182C (zh) 倒装封装结构
CN2585407Y (zh) 用以改善冲线的封装基板及所制造的封装体
CN2570979Y (zh) 芯片封装结构
CN1941343A (zh) 芯片结构与堆叠式芯片封装结构
CN1195323C (zh) 阵列式焊垫的晶片封装结构
CN219778909U (zh) 一种螺旋形倒装cob基板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Expiration termination date: 20150706

Granted publication date: 20061025

EXPY Termination of patent right or utility model