CN1290182C - 倒装封装结构 - Google Patents

倒装封装结构 Download PDF

Info

Publication number
CN1290182C
CN1290182C CN 03100851 CN03100851A CN1290182C CN 1290182 C CN1290182 C CN 1290182C CN 03100851 CN03100851 CN 03100851 CN 03100851 A CN03100851 A CN 03100851A CN 1290182 C CN1290182 C CN 1290182C
Authority
CN
China
Prior art keywords
chip
packaging
flip
base plate
protective device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 03100851
Other languages
English (en)
Other versions
CN1519919A (zh
Inventor
林蔚峰
薛英杰
吴忠儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CN 03100851 priority Critical patent/CN1290182C/zh
Publication of CN1519919A publication Critical patent/CN1519919A/zh
Application granted granted Critical
Publication of CN1290182C publication Critical patent/CN1290182C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种倒装封装结构，包含：一封装基板，具有一内部线路，且其表面具有多个以一定间隙排列的第一接点、及一导线区；一IC芯片，电性连结于封装基板的表面；一填充物，填充于封装基板与IC芯片之间；以及一电性保护装置，具有一凸出部与一边缘延伸部，其中凸出部覆盖IC芯片，而边缘延伸部延伸至封装基板的表面而覆盖导线区，并通过一接合物质连接边缘延伸部与封装基板的表面而将电性保护装置固定于封装基板上，且边缘延伸部与封装基板的表面之间的间隙不大于1.016mm(40mil.)；本发明通过一电性保护装置控制并调整倒装封装结构中传输线的特性阻抗变化，有效降低导线之间的互感现象，因此可提升倒装封装结构中的电路信号品质及系统稳定度，同时又保护倒装封装结构中的IC芯片免遭不正常的电路信号损坏。

Description

倒装封装结构
技术领域
本发明涉及半导体装置，特别是有关于一种倒装封装结构。
背景技术
请参考图7A，显示一传统的倒装封装结构700。所谓倒装封装是在IC芯片180的主动表面或在倒装封装基板(substrate)702一表面上的接点710上形成导电凸块790后，将IC芯片180以主动表面朝下的方式与倒装封装基板702进行接合，并在IC芯片180与倒装封装基板702之间形成一填充物770且填满导电凸块790之间的间隙后，以例如植球(ball placement)等方式在倒装封装基板702的另一表面的接点730上形成作为引脚的锡球732，而形成一倒装封装结构的技术。
相较于传统焊线接合(wire bonding)封装的形式，封装结构的面积必须迁就上述焊线的布局(lay-out)而必须大于IC芯片的面积；在倒装封装结构中，IC芯片与倒装封装基板的接点范围就仅仅分布在上述IC芯片本身的面积范围，有助于特别是接脚数小于200的封装结构或封装基板的面积可缩小至IC芯片面积的1.2倍以下—即是所谓的芯片尺寸封装(chip-scale package；CSP)。而在中央处理器(central process unit；CPU)、绘图芯片、芯片组(chipset)、或其它以系统单芯片(system on a chip；SOC)所设计的IC芯片的封装结构，因其多样的功能与高操作频率，接脚数通常会超过300甚至超过1000，其封装基板的走线复杂，封装结构或封装基板的面积较难达到上述的芯片尺寸封装的程度；然而相较于传统焊线(wire bonding)封装的形式，在倒装封装结构中，IC芯片与封装基板之间的通路较短，有助于减少电子信号在IC芯片与封装基板之间传输时的干扰与延迟。因此，非芯片尺寸封装的倒装封装结构的应用也逐渐普及。
然而，随着市场上对电子产品要轻、薄、短、小的需求，除了必须在IC芯片的设计上下工夫，在有限面积的半导体基板，放入更多的电子组件之外；在电路板的设计上，特别是在上述倒装封装结构的应用上，其倒装封装基板的设计也必须在有限面积中，放入更高密度的内部线路，因此在传输线(transmission line)便无多余空间可以加入VSS或VDD来作遮蔽(shielding)，导致一导线(trace line)有电气信号变化(signal transition)时，邻近的导线之间会产生感应电感(mutual inductance)及感应电容(mutual capacitor)而发生串音效应(crosstalk effect)，不但会影响电路信号品质及统稳定度，更会影响到传输线的特性阻抗(character impedance)。
在封装基板或其它型式的电路板的传输线设计中，最重要的就是阻抗匹配(impedance match)；其中上述传输线的基本架构为一输出端经由一导线将一信号传至一负载端，而有另一导线由上述负载端连接至上述输出端构成一回路，假设在上述传输线中，信号的输出阻抗为ZG、负载阻抗为ZL、传输线的特性阻抗为Z0，则ZG＝Z0＝ZL即是所谓的阻抗匹配。以负载端而言，当Z0＝ZL，所有传输在线的能量与信号会完全传送至上述负载端；如果上述传输线的特性阻抗因上述的串音效应的影响而发生变化而导致阻抗不匹配(impedance mismatch)，便会有部份的能量与信号会被反射(reflection)回上述的输出端。上述的信号反射现象会造成信号过激(overshoot)、欠激(undershoot)、与振铃(ringback)，并影响信号的单一性(monotoicity)，不但会影响电路信号品质及系统稳定度，更会造成电子组件的损坏。如果上述传输线的特性阻抗值能得以控制，进而能够依需要而予以调整，可大大地降低在电路设计上的困难度。
另外，在图7A的倒装封装结构700中，IC芯片180成裸晶(bare die)状态，而容易在后续加工制程中导致芯片崩裂等机械性损坏的问题。
对于倒装封装结构施以电磁护，防止倒装封装结构受到外界无线电射频干扰(radio frequency interference；RFI)或电磁干扰(electromagneticinterference；EMI)的倒装封装结构揭露于美国专利第5,331,059号，该专利在所曝露出的IC芯片以及底胶(underfill)的表面以溅镀法形成一金属薄膜，并使上述金属薄膜连接至封装基板上的一接地垫(ground pad)上形呈接地状态来针对该封装结构，特别是该IC芯片，提供电磁防护；而美国专利第5,374,404号在已形成有底胶的倒装封装结构更加上一传统的封胶制程：将一金属含量约70％-75％且具有导电与导热性质的封胶体(molding compound)形成于已进行完填底胶(underfill)步骤、且在IC芯片外围具有一接地垫的封装基板上，上述封胶体并覆盖上述IC芯片与接地垫上，更在上述封胶体的上表面形成多个散热鳍片(fin)，兼具对IC芯片进行电磁防护与帮助散热的功能。
请参考图1A-1C，显示美国专利第5,977,626号与日本特许公开第P2000-77575A号所揭露的一散热装置32的上视图(图1A)、剖面图(图1B)、与在一倒装封装结构的应用(图1C)。在图1A中，散热装置32具有一平面部32a、一凸出部32b、一位于凸出部32b的支持部32c、与四个位于平面部32a的支持部32d；而散热装置32沿AA线的剖面图绘示于图1B。在图1C中，在封装基板20上，将IC芯片22以倒装封装的形式组装于封装基板20的一表面上后；再进行填底胶的步骤：将底胶24a填充于IC芯片22与封装基板20之间的导电凸块26a之间的空隙；然后将散热装置32组装于封装基板20上，其中位于凸出部32b的支持部32c与IC芯片22连接、四个位于平面部32a的支持部32d经由接着剂34使散热装置32与封装基板20形成电性连结；再以封胶体30覆盖散热装置32并使凸出部32b曝露。其中散热装置32以凸出部32b的曝露以及支持部32c与IC芯片22的连接而对IC芯片22提供散热的功能；且以支持部32d与封装基板20的电性连结以及支持部32c与IC芯片22的连接而对IC芯片22提供电磁防护的功能。
另外，请参考图2，显示中国台湾省专利公告号第410445号与美国专利第6,255,140号所揭露的半导体晶方尺寸封装(chip-scale package；CSP)结构，具有一散热组件312覆盖在已以倒装封装的形式与基板313组合的半导体晶元311上，其边缘连结到填充于半导体晶元311和基板313之间的锡球316的间隙并向外延伸的填胶层317的延伸的部份；而散热组件312经由黏性环氧树脂314与半导体晶元311形成连结；且散热组件312尚可以与基板313形成电性连结以加强对半导体晶元311提供电磁防护的功能。
上述先前技艺中均仅对倒装封装结构中的IC芯片进行电磁防护，以避免受到来自外界之外界无线电射频干扰或电磁干扰，而没有对于倒装封装结构中的传输线提供遮蔽，从而无法控制传输线的特性阻抗与导线间的串音现象的出现；因此以当时的技术水准而言，并无法思及因倒装封装结构中的封装基板的内部线路密度的增加所导致的传输线的特性阻抗变化与导线间的串音现象等情形。
另外，请参考图3A-3B，显示中国台湾省专利公告号第508778号所揭露的半导体芯片封装构造的剖面图(图3A)与半导体芯片封装构造的散热片的上视图(图3B)。在图3A所绘示的半导体芯片封装构造2中包含：基板41；电性连接于基板41上的半导体芯片42与设于半导体芯片42上的散热片45，其中散热片45具有一第一散热部45a与一对第二散热部45b，第二散热部45b分别自第一散热部45a相对的两侧弯延设置。然而，在中国台湾省专利公告号第508778号仅在半导体芯片封装构造2揭露有关散热片45的技术内容，而对于倒装封装构造中的传输线提供遮蔽，从而控制传输线的特性阻抗与导线间的串音现象的方法与技术内容均未公开；因此以当时的技术水准而言，亦无法思及因倒装封装构造中的基板的内部线路密度的增加所导致的传输线的特性阻抗变化与导线间的串音现象等情形。
发明内容
有鉴于此，本发明的主要目的是提供一种倒装封装结构，具有一电性保护装置，可以控制并调整上述倒装封装结构中传输线的特性阻抗变化，可增加电路设计的弹性，减低电路设计时的困难度。
本发明的另一目的是提供一种倒装封装结构，具有一电性保护装置，可以控制并调整上述倒装封装结构中传输线的特性阻抗变化，以提升倒装封装结构中的电路信号品质及系统稳定度。
本发明的又另一目的是提供一种倒装封装结构，具有一电性保护装置，可以控制并调整上述倒装封装结构中传输线的特性阻抗变化，除了可以提升倒装封装结构中的电路信号品质及统稳定度之外，更能保扩倒装封装结构中的IC芯片不被不正常的电路信号而损坏，提升倒装封装结构的可靠度与使用寿命。
本发明的又另一目的是提供一种倒装封装结构，具有一电性保护装置，除了可以控制并调整上述倒装封装结构中传输线的特性阻抗变化之外，上述的电性保护装置更可以保护上述倒装封装结构的IC芯片在后续加工制程中不会受到机械性破坏。
为达成上述目的，本发明提出一种倒装封装结构，其至少包含：一封装基板，具有一内部线路，且该封装基板的一表面具有多个以一定间隙排列的第一接点，且该表面具有一导线区，位于该些第一接点以外的区域；一IC芯片，组装于该封装基板的该表面，该IC芯片通过多个以一定间隙排列在该IC芯片与该些第一接点之间的导电凸块与该封装基板形成电性连结；一填充物，形成于该封装基板与该IC芯片之间，且该填充物还填充在该些导电凸块的间隙之间；以及一电性保护装置，具有一凸出部与一边缘延伸部，其中该凸出部覆盖该IC芯片，而该边缘延伸部延伸至该封装基板的该表面而覆盖该导线区，并通过一接合物质连接该边缘延伸部与该封装基板的该表面而将该电性保护装置固定于该封装基板上，且该边缘延伸部与该封装基板的该表面之间的间隙不大于1.016mm(40mil.)。
由于本发明的倒装封装结构具有一电性保护装置，因而可以控制并调整上述倒装封装结构中传输线的特性阻抗变化，有效降低导线之间的互感现象，因此可提升倒装封装结构中的电路信号品质及系统稳定度，同时又保护倒装封装结构中的IC芯片免遭不正常的电路信号而损坏，提升倒装封装结构的可靠度与使用寿命。
附图说明
图1A-IC为一系列上视图与剖面图，用以说明美国专利第5,977,626号与日本特许公开第P2000-77575A号所揭露的散热装置与在倒装封装结构的应用；
图2为一剖面图，用以说明中国台湾省专利公告号第410445号与美国专利第6,255,140号所揭露的半导体晶方尺寸封装结构；
图3A-3B为一剖面图与一上视图，用以说明中国台湾省专利公告号第508778号所揭露的半导体芯片封装构造；
图4A-4C为一剖面图、一上视图与一示意图，用以说明本发明第一实施例的倒装封装结构；
图5为一剖面图，用以说明本发明第二实施例的倒装封装结构；
图6为一剖面图，用以说明本发明第三实施例的倒装封装结构；
图7A-7B为一剖面图与一示意图，用以说明一作为比较例的传统的倒装封装结构。
符号说明：
20   封装基板                 22   IC芯片
24a  底胶                     26a  导电凸块
28   锡球                     30   封胶体
32   散热装置                 32a  平面部
32b  凸出部                   32c  支持部
32d  支持部                   41   基板
42   半导体芯片               43   凸块
44、47、48  填充体            45   散热片
45a  第一散热部               45b  第二散热部
49   锡球
50   2、400、500、500’、700   倒装封装结构
402、502、702   封装基板      110、130   接点
432、532、732  锡球              470、570、770  填充物
180   IC芯片                     490、590、790  导电凸块
311   半导体晶元                 312   散热组件
313   基板                       314   黏性环氧树脂
315、316  锡球                   317   填胶层
318   空隙                       319   空隙
410、430  接点                   422、522  接合物质
440、540  电性保护装置           444、544  边缘延伸部
446、546  凸出部                 451、751  第一层线路
452、752  第二层线路             453、753  第三层线路
454、754  第四层线路             455、755  第五层线路
456、756  第六层线路             461、467  防焊层
462、463、464、465、466    介电层
510、520、530、542、542’       接点
548   空气间隙
710、730  接点                   761、767  防焊层
762、763、764、765、766  介电层
TB1、TB2、TB3、TB4、TB5  下导线
TT1、TT2、TT3、TT4、TT5  上导线
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出三较佳实施例与一比较例，并配合所附图式，作详细说明如下：
第一实施例：
请参考图4A，显示本发明第一实施例的倒装封装结构400。其中，本发明的第一实施例所使用的封装基板402一具有一内部线路为六层层积电路的BGA形式的倒装封装基板，但不代表本发明的应用就局限在使用上述形式的封装基板，只要是采用倒装封装形式的封装结构，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，而使用其它形式的倒装封装基板。
本发明第一实施例的倒装封装结构400具有一电性保护装置440，可以有效控制并调整倒装封装结构400中传输线的特性阻抗变化，其中在封装基板402，其一表面具有多个以一定间隙排列的接点410；而IC芯片180组装于封装基板402的上述表面，以多个以一定间隙排列在IC芯片180与接点410之间的导电凸块490与封装基板402形成电性连结；另外填充物470形成于封装基板402与IC芯片180之间，且填充物470更填充在导电凸块490的间隙之间；以及电性保护装置440，其上视图绘示于图4B，具有一凸出部446与一边缘延伸部444，其中凸出部446覆盖IC芯片180，而边缘延伸部444延伸至封装基板402的上述表面，使电性保护装置440可以有效控制并调整倒装封装结构400中传输线的特性阻抗变化，并通过一接合物质422连接边缘延伸部444与封装基板402的上述表面而将电性保护装置440固定于封装基板402上。
另外，如有散热方面的需要，可另外以接合物质422连接IC芯片180与凸出部446，可使电性保护装置440更可以额外具有帮助IC芯片180散热的功能。
而上述电性保护装置440的材质为具导电性的材质，较好为铝、或铜；而电性保护装置440的表层亦可以具有一防蚀或强化的镀层；而在考虑帮助IC芯片180散热的情况下，接合物质422较好为一导热物质例如为一金属银粉末与一环氧树脂的混合物。
而上述封装基板402在上述表面上、接点410以外的区域具有一导线(traceline)区，上述导线区为边缘延伸部444所覆盖；上述导线区与边缘延伸部444的间隙可为无间隙状态或具有不大于1.016mm的间隙，而在本发明第一实施例中，上述导线区与边缘延伸部444的间隙为无间隙状态。
另外在封装基板402的另一表面上具有多个外部接点430，且上述外部接点430分别接合有一锡球432，其材质可为含铅的锡基合金或不含铅的锡基合金的锡球432；可通过锡球432将倒装封装结构400焊接于一例如为印刷电路板之外部组件上(未绘示于图面)，进而完成最终的电子产品。
本发明第一实施例的封装基板402中的层积电路与边缘延伸部444的相对位置关系的示意图绘示于图4C。在图4C中，显示出封装基板402的第一层线路451中的五条上导线TT1-TT5，和第六层线路456中的五条下导线TB1-TB5；而上导线TT1-TT5与下导线TB1-TB5的线宽均为约40μm、导线厚度均为约15μm、且相邻的导线之间均有约40μm的间隙，且上导线TT1-TT5与下导线TB1-TB5分别为厚度约35μm的防焊层461与厚度约35μm的防焊层467所覆盖。另外，在第一层线路451与第二层线路452之间有一厚度约33μm的介电层462，其中第二层线路452的厚度为约21μm；在第二层线路452与第三层线路453之间有一厚度约70μm的介电层463，其中第三层线路453的厚度为约18μm；在第三层线路453与第四层线路454之间有一厚度约502μm的介电层464，其中第四层线路454的厚度约18μm；在第四层线路454与第五层线路455之间有一厚度约70μm的介电层465，其中第五层线路455的厚度约21μm；在第五层线路455与第六层线路456之间则有一厚度为33μm的介电层466。其中，第二层线路452、第三层线路453、第四层线路454、与第五层线路455均为铺铜层；第二层线路452与第三层线路453为VSS层，即接地层(ground)；而第四层线路454与第五层线路455为VDD层，即电源层(power)。
在本发明第一实施例中，电性保护装置440的边缘延伸部444与封装基板402的防焊层461呈无间隙的状态，而电性保护装置440未与第二层线路452、第三层线路453、或其它接地组件电性连接，而为未接地的状态；而以电性模拟的方法所得的本发明第一实施例的半导体封装结构400的传输线的特性阻抗控制范围以及导线间的感应电感(互感)值纪录在表一之中。
第二实施例：
请参考图5，显示本发明第二实施例的倒装封装结构500。其中，本发明的第二实施例所使用的封装基板502为一具有一内部线路为六层层积电路的BGA形式的倒装封装基板，但不代表本发明的应用就局限在使用上述形式的封装基板，只要是采用倒装封装形式的封装结构，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，而使用其它形式的倒装封装基板。
本发明第二实施例的倒装封装结构500具有一电性保护装置540，可以有效控制并调整倒装封装结构500中传输线的特性阻抗变化，其中在封装基板502，其一表面具有多个以一定间隙排列的接点510以及多个接点520；而IC芯片180组装于封装基板502的上述表面，以多个以一定间隙排列在IC芯片180与接点510之间的导电凸块590与封装基板502形成电性连结；另外填充物570形成于封装基板502与IC芯片180之间，且填充物570更填充在导电凸块590的间隙之间；以及电性保护装置540，具有一凸出部546与一边缘延伸部544，其中凸出部546覆盖IC芯片180，而边缘延伸部544，延伸至封装基板502的上述表面，使电性保护装置540可以有效控制并调整倒装封装结构500中传输线的特性阻抗变化，且边缘延伸部544更具有一接点542，并通过一接合物质522连接接点542与接点520而将电性保护装置540固定于封装基板502上，并将电性保护装置540与封装基板502中上述层积电路中的一接地层(未绘示于图面)连接。而电性保护装置540的上视图与图4B中所绘示的电性保护装置440相同，便予以省略不绘示。
另外，如有散热方面的需要，可另外以接合物质522连接IC芯片180与凸出部546，可使电性保护装置540更可以额外具有帮助IC芯片180散热的功能。
而上述电性保护装置540的材质为具导电性的材质，较好为铝、或铜；而电性保护装置540的表层亦可以具有一防蚀或强化的镀层；而在考虑电性保护装置540与上述封装基板502中层积电路中的接地层形成电性连结而接地的情况下，接合物质522较好为一导电物质；而在更考虑帮助IC芯片180散热的情况下，接合物质522较好为一导电且导热的物质，例如接合物质522可为一金属银粉末与一环氧树脂的混合物。
而上述封装基板502在上述表面上、接点510以外的区域具有一导线区，上述导线区为边缘延伸部544所覆盖；上述导线区与边缘延伸部544的间隙可为无间隙状态或具有不大于1.016mm的间隙，而在本发明第二实施例中，上述导线区与边缘延伸部544之间为无间隙状态。
另外在封装基板502的另一表面上具有多个外部接点530，且上述外部接点530分别接合有一锡球532，其材质可为含铅的锡基合金或不含铅的锡基合金的锡球532；可通过锡球532将倒装封装结构500焊接于一例如为印刷电路板的外部组件上(未绘示于图面)，进而完成最终的电子产品。
本发明第二实施例的封装基板502中的层积电路与边缘延伸部544的相对位置关系的示意图，雷同于图4C中所绘示的封装基板402中的层积电路与边缘延伸部444的相对位置关系的示意图。请参考本发明图4C与本发明第一实施例中，对图4C的描述，在此便与以省略。
在本发明第二实施例中，电性保护装置540的边缘延伸部544与封装基板502之间为无间隙状态，而电性保护装置540与封装基板502的上述层积电路中的一接地层(相当于图4C的第二层线路452或第三层线路453)电性连接，而为接地的状态；而以电性模拟的方法所得的本发明第二实施例的半导体封装结构500的传输线的特性阻抗控制范围以及导线间的感应电感(互感)值纪录在表一之中。
第三实施例：
请参考图6A，显示本发明第三实施例的倒装封装结构500’，为本发明第二实施例的倒装封装结构500的变化。二者的不同点在于本发明第三实施例的倒装封装结构500’中，以接点542’置换本发明第二实施例的倒装封装结构500的电性保护装置540的接点542，可通过接点542’高度的变化，在电性保护装置540仍与封装基板502的层积电路中的一接地层(相当于图4C的第二层线路452或第三层线路453)电性连接、而为接地的状态下，使本发明第三实施例的倒装封装结构500’的电性保护装置540的边缘延伸部544与封装基板502的一表面上的导线区之间具有不大于1.016mm的空气间隙548。而有关本发明第三实施例的倒装封装结构500’的其它描述皆可参考本发明第二实施例的倒装封装结构500的相关描述，在此则予以省略。
在本发明第三实施例的倒装封装结构500’中，电性保护装置540的边缘延伸部544与封装基板502的上述表面上的导线区之间有不大于1.016mm的空气间隙(air gap)548，而电性保护装置540与封装基板502的层积电路中的一接地层(相当于图4C的第二层线路452或第三层线路453)电性连接，而为接地的状态；而以电性模拟的方法所得的本发明第三实施例的半导体封装结构500’的传输线的特性阻抗控制范围以及导线间的感应电感(互感)值纪录在表一之中。
比较例：
请参考图7A，显示一比较例的倒装封装结构700，为一不具有电性保护的传统的倒装封装结构700。其中，本发明的比较例所使用的封装基板702一具有一内部线路为六层层积电路的BGA形式的倒装封装基板。
本发明比较例的倒装封装结构700中，包含：封装基板702，其一表面具有多个以一定间隙排列的接点710以及多个接点720；而IC芯片180组装于封装基板702的上述表面，以多个以一定间隙排列在IC芯片180与接点710之间的导电凸块790与封装基板702形成电性连结；以及填充物770形成于封装基板702与IC芯片180之间，且填充物770更填充在导电凸块790的间隙之间。
另外，在封装基板702的另一表面上具有多个外部接点730，且上述外部接点730分别接合有一锡球732，其材质可为含铅的锡基合金或不含铅的锡基合金的锡球732；可通过锡球732将倒装封装结构700焊接于一例如为印刷电路板之外部组件上(未绘示于图面)，进而完成最终的电子产品。
比较例的封装基板702中的层积电路与边缘延伸部744的相对位置关系的示意图绘示于图7B。在图7B中，显示出封装基板702的第一层线路751中的五条上导线TT1-TT5，和第六层线路756中的五条下导线TB1-TB5；而上导线TT1-TT5与下导线TB1-TB5的线宽均为约40μm、导线厚度均为约15μm、且相邻的导线之间均有约40μm的间隙，且上导线TT1-TT5与下导线TB1-TB5分别为厚度约35μm的防焊层761与厚度约35μm的防焊层767所覆盖。另外，在第一层线路751与第二层线路752之间有一厚度约33μm的介电层762，其中第二层线路752的厚度为约21μm；在第二层线路752与第三层线路753之间有一厚度约70μm的介电层763，其中第三层线路753的厚度为约18μm；在第三层线路753与第四层线路754之间有一厚度约502μm的介电层764，其中第四层线路754的厚度约18μm；在第四层线路754与第五层线路755之间有一厚度约70μm的介电层765，其中第五层线路755的厚度约21μm；在第五层线路755与第六层线路756之间则有一厚度为33μm的介电层766。其中，第二层线路752、第三层线路753、第四层线路754、与第五层线路755均为铺铜层；第二层线路752与第三层线路753为VSS层，即接地层(ground)；而第四层线路754与第五层线路755为VDD层，即电源层(power)。
以电性模拟的方法所得的比较例的半导体封装结构700的传输线的特性阻抗控制范围以及导线间的感应电感(互感)值纪录在下列表一之中。
表一  各实施例与比较例的特性阻抗值可控制的范围以及各实施例与比较例的导线
      TT1分别与导线TT2、TT3、TT4之间的互感值的电性模拟结果
 导线TT1与导线TT2的互感(nH/mm)   导线TT1与导线TT3的互感(nH/mm)   导线TT1与导线TT4的互感(nH/mm)   特性阻抗控制(Ω)
  比较例   0.0710   0.0236   0.0104   51
  第一实施例   0.0269   0.0146   0.0138   32-51
  第二实施例   0.0131   0.00087   0.00006   30-51
  第三实施例   0.0599   0.0149   0.00404   47-51
请参考表一，显示在各实施例与比较例的特性阻抗(character impedance)值可控制的范围以及各实施例与比较例的导线TT1分别与导线TT2、TT3、TT4之间的互感值的电性模拟结果。在比较例的传统的倒装封装结构700中，无电性保护装置的设计，其在特性阻抗值可控制的范围的电性模拟结果为仅约51Ω；而本发明第一实施例的倒装封装结构400中，电性保护装置440的边缘延伸部444为未接地的状态，且边缘延伸部444与基板402的导线区为无间隙的状态，其在特性阻抗值可控制的范围的电性模拟结果为可控制在32Ω-51Ω的范围内；而本发明第二实施例的倒装封装结构500中，电性保护装置540的边缘延伸部544接地于基板502的接地层，且边缘延伸部544与基板502的导线区为无间隙的状态，其在特性阻抗值可控制的范围的电性模拟结果为可控制在30Ω-51Ω的范围内；而本发明第三实施例的倒装封装结构500’中，电性保护装置540的边缘延伸部544接地于基板502的接地层，且边缘延伸部544与基板502的导线区具有不大于1.016mm的空气间隙548，其在特性阻抗值可控制的范围的电性模拟结果为可控制在47Ω-51Ω的范围内。
由上述的电性模拟结果得知，本发明的倒装封装结构，其具有一电性保护装置，可以控制并调整上述倒装封装结构中传输线的特性阻抗变化，达成本发明的增加电路设计的弹性，减低电路设计时的困难度的主要目的、提升倒装封装结构中的电路信号品质及统稳定度的另一目的、与保护倒装封装结构中的IC芯片免遭不正常的电路信号而损坏，提升倒装封装结构的可靠度与使用寿命的又另一目的。
另外，本发明的倒装封装结构，其具有一电性保护装置，覆盖上述倒装封装结构中的IC芯片及封装基板，更可以保护上述倒装封装结构的IC芯片在后续加工制程中不会受到机械性破坏。
而在各组导线TT1分别与导线TT2、TT3、TT4之间的互感值的电性模拟结果方面，本发明三个实施例的倒装封装结构的电性保护装置亦可有效的降低导线之间的互感现象，更使本发明的倒装封装结构的电性保护装置亦具有降低导线之间的互感现象的附加优点。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种倒装封装结构，其特征是：至少包含：
一封装基板，具有一内部线路，且该封装基板的一表面具有多个以一定间隙排列的第一接点，且该表面具有一导线区，位于该些第一接点以外的区域；
一IC芯片，组装于该封装基板的该表面，该IC芯片通过多个以一定间隙排列在该IC芯片与该些第一接点之间的导电凸块与该封装基板形成电性连结；
一填充物，形成于该封装基板与该IC芯片之间，且该填充物还填充在该些导电凸块的间隙之间；以及
一电性保护装置，具有一凸出部与一边缘延伸部，其中该凸出部覆盖该IC芯片，而该边缘延伸部延伸至该封装基板的该表面而覆盖该导线区，并通过一接合物质连接该边缘延伸部与该封装基板的该表面而将该电性保护装置固定于该封装基板上，且该边缘延伸部与该封装基板的该表面之间的间隙不大于1.016mm。
2.如权利要求1所述的倒装封装结构，其特征是：该凸出部还通过该接合物质与该IC芯片连接。
3.如权利要求1所述的倒装封装结构，其特征是：该电性保护装置的材质选自铝或铜。
4.如权利要求1所述的倒装封装结构，其特征是：该封装基板的该表面还包含多个第二接点、而该电性保护装置的该些边缘延伸部还包含多个第三接点，通过该接合物质分别连接各该第二接点与各该第三接点而将该电性保护装置固定于该封装基板上。
5.如权利要求4所述的倒装封装结构，其特征是：该封装基板还包含一接地组件。
6.如权利要求5所述的倒装封装结构，其特征是：该些第二接点通过该封装基板的内部线路与该接地组件形成电性连结。
7.如权利要求1所述的倒装封装结构，其特征是：该接合物质为一导电物质。
8.如权利要求2所述的倒装封装结构，其特征是：该接合物质为一导电且导热的物质。
9.如权利要求1所述的倒装封装结构，其特征是：该接合物质为金属银的粉末与环氧树脂的混合物。
10.如权利要求1所述的倒装封装结构，其特征是：该封装基板与该电性保护装置的该边缘部的间隙还包含无间隙的状态。
CN 03100851 2003-01-23 2003-01-23 倒装封装结构 Expired - Fee Related CN1290182C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03100851 CN1290182C (zh) 2003-01-23 2003-01-23 倒装封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03100851 CN1290182C (zh) 2003-01-23 2003-01-23 倒装封装结构

Publications (2)

Publication Number Publication Date
CN1519919A CN1519919A (zh) 2004-08-11
CN1290182C true CN1290182C (zh) 2006-12-13

Family

ID=34281339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03100851 Expired - Fee Related CN1290182C (zh) 2003-01-23 2003-01-23 倒装封装结构

Country Status (1)

Country Link
CN (1) CN1290182C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
CN101800215B (zh) * 2009-02-11 2012-07-04 日月光半导体制造股份有限公司 无线通讯模组封装构造
CN102364666A (zh) * 2011-09-30 2012-02-29 常熟市广大电器有限公司 一种抗电磁干扰的芯片封装方法
CN104576568A (zh) * 2013-10-15 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN107980243A (zh) * 2017-03-15 2018-05-01 深圳大趋智能科技有限公司 安全ic保护结构及电路板

Also Published As

Publication number Publication date
CN1519919A (zh) 2004-08-11

Similar Documents

Publication Publication Date Title
US20200168572A1 (en) Semiconductor package assembly having a conductive electromagnetic shield layer
CN1897241A (zh) 半导体器件及其制造方法
CN1901178A (zh) 继电板及具有继电板的半导体器件
CN1956190A (zh) 层叠型半导体模块
CN1945817A (zh) 半导体器件及其制造方法
CN101080958A (zh) 部件内置模块及其制造方法
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
KR20120011831A (ko) 엇갈린 다이 및 효율적인 와이어 본딩을 포함하는 다이 스택 배열을 갖는 반도체 디바이스
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1641874A (zh) 多芯片封装
US20080038912A1 (en) Interconnect for improved die to substrate electrical coupling
CN103258818A (zh) 用于细小间距pop结构的系统和方法
CN100350611C (zh) 半导体集成电路器件
CN1577840A (zh) 半导体器件的堆叠封装
CN2636411Y (zh) 多芯片封装结构
CN1290182C (zh) 倒装封装结构
US20200168557A1 (en) Semiconductor package and fabrication method thereof
CN1228839C (zh) 一种多晶粒封装结构
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
US20090321897A1 (en) Method and apparatus of power ring positioning to minimize crosstalk
CN1303685C (zh) 球栅阵列半导体封装件
TWI474411B (zh) 半導體裝置結構及其製造方法
CN1216423C (zh) 半导体装置及其制法
US8084790B2 (en) Image sensing device and packaging method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIJI HOLDING CO., LTD.

Free format text: FORMER OWNER: XITONG SCIENCE AND TECHNOLOGY CO LTD

Effective date: 20091113

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20091113

Address after: Delaware

Patentee after: Silicon Integrated Systems Corporation

Address before: Hsinchu Science Industrial Park, Taiwan

Patentee before: Xitong Science & Technology Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20120123