CN2765322Y - 晶圆基座 - Google Patents
晶圆基座 Download PDFInfo
- Publication number
- CN2765322Y CN2765322Y CN 200420049924 CN200420049924U CN2765322Y CN 2765322 Y CN2765322 Y CN 2765322Y CN 200420049924 CN200420049924 CN 200420049924 CN 200420049924 U CN200420049924 U CN 200420049924U CN 2765322 Y CN2765322 Y CN 2765322Y
- Authority
- CN
- China
- Prior art keywords
- wafer
- semiconductor crystal
- crystal wafer
- width
- wafer susceptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型公开了一种晶圆基座,用于一等离子体反应室中承载一晶圆,包含一具有一第一宽度的绝缘本体以及一具有不大于第一宽度的一第二宽度的导体层,且第二宽度不小于晶圆的直径,而导体层埋设于绝缘本体中。
Description
技术领域
本实用新型涉及一种半导体工艺设备,更具体地说,涉及一种用于等离子体反应室中,承载晶圆的晶圆基座(pedestal)。
背景技术
如图1所示,该图示出了一传统晶圆基座100在一等离子体反应室200内动作的情形。图1中所示的动作情形是以氩气作为惰性气体等离子体42的来源,以清除半导体晶圆10上的硅氧化物或金属氧化物,特别是半导体晶圆10在金属化工艺中,用于清除介层窗(via)(图中未示出)所曝露的金属层(图中未示出)的氧化物步骤。
在图1中的晶圆基座100包含有绝缘本体110与埋设于绝缘本体110内的导体层120。绝缘本体110又可细分为顶盖层112与基底层114。其中,基底层114的材质通常为二氧化硅,且通常具有一凹槽115,导体层120镶嵌于凹槽115的宽度或直径范围内。而顶盖层112的材质通常为石英,且通常为一可替换的消耗性零件(consumable parts),覆盖于导体层120与基底层114之上,用于承载半导体晶圆10。另外,晶圆基座100的俯视图如图2所示,其中,顶针孔102中内含有顶针(图中未示出),用于半导体晶圆10的收料(load)与退料(unload)。另外,图2中虚线117所示的范围表示图1中埋设于绝缘本体110内的导体层120的位置。而图2中沿AA线的剖面图,即为图1中所示的晶圆基座100。
图1中所示的等离子体反应室200包含有一石英钟罩220,作为等离子体反应室200的外壁;以及位于石英钟罩220外侧的线圈240,其中线圈240与一射频电源232电性连接,且导体层120也与一射频电源234电性连接,可使石英钟罩220内的氩气(图中未示出)离子化形成惰性气体等离子体42,并驱动惰性气体等离子体42轰击到半导体晶圆10上而清除半导体晶圆10上一预定厚度的氧化物层。另外,石英为二氧化硅的一种结晶型态,因此石英钟罩220有助于吸附上述等离子体工艺中所产生的氧化物粒子(图中未示出),避免上述氧化物粒子落于半导体晶圆10表面,造成污染。
当半导体晶圆10为一8英寸的晶圆时,晶圆基座100的宽度或直径通常为约9英寸,而导体层120的宽度或直径通常为约190mm,小于半导体晶圆10的直径。而如图1所示,在上述等离子体工艺中,等离子体42通常以垂直的方向、均匀的密度入射于半导体晶圆10的表面上。然而,上述传统的晶圆基座100中,因导体层120的宽度或直径小于半导体晶圆10的直径,导致在半导体晶圆10的边缘附近,吸引了密度较大的惰性气体等离子体42以非垂直的角度入射,导致下列问题发生:
1.如图3所示,半导体晶圆10的边缘被惰性气体等离子体42蚀刻掉的厚度远超过上述预定厚度值;其中,上述预定的蚀刻厚度为约180埃,而在半导体晶圆10边缘被蚀刻掉的厚度却超过300埃,造成了半导体晶圆10的外观尺寸不均匀,增加后续工艺的困难度,而间接地降低了半导体工艺的合格率,并增加半导体工艺的成本;
2.使得半导体晶圆10的侧缘受到不正常的蚀刻,而使半导体晶圆10中的硅逸出产生一些富硅粒子(silicon-rich particle),如图4所示,上述富硅粒子1不容易被石英钟罩220所吸附,造成半导体晶圆10的表面发生粒子污染,从而降低半导体工艺的合格率、降低产品的可靠度,或必须再增加另一道清洗工艺,以去除上述富硅粒子,如此一来便会增加半导体工艺的成本与复杂度;以及
3.使得与紧邻半导体晶圆10的顶盖层112受到不正常的蚀刻,而图1与图2中所示蚀刻凹槽116的形成就是因紧邻半导体晶圆10的顶盖层112受到不正常蚀刻的结果,导致顶盖层112的使用寿命减少,平均约生产9,000片半导体晶圆之后就必须更换,增加半导体工艺的成本。
图4为一示意图,是依照上述2中所述富硅粒子的电子显微镜照片所描绘的示意图,其中图4的上缘,箭头所指示的为半导体晶圆10的介层窗。相对于上述介层窗2的尺寸,图4中的富硅粒子1的尺寸显得相当巨大,如不加以避免或清除,会对后续半导体工艺的合格率造成相当不利的影响。
另外,用能量分散光谱仪(EDS)来分析图4中所示富硅粒子成份中所含的组成元素,其结果如图5所示,其中图5中的横坐标为能量,每一种元素都会有一特定的能量值;而纵坐标为各个元素的原子数量计数值。图5中的结果显示图4中的富硅粒子中的硅原子的数量,远超过一般二氧化硅中硅原子应有的数量,因此证明图4中所显示的为一富硅粒子。
在传统技术中,针对图1中所示的等离子体工艺,为了改善半导体晶圆10上落尘粒子的污染问题,而提出了一些解决方案:
例如美国专利第5,410,122号提出的等离子体工艺中,在反应结束时,射频电源232、234会立刻切断电源供应,使半导体晶圆10上的电荷迅速恢复为中性,而使上述等离子体工艺中所产生的粒子迅速落在半导体晶圆10的表面上。因此,美国专利第5,410,122号所揭露的技术内容中,在上述等离子体工艺结束时,半导体晶圆10上仍带有正电荷、负电荷、或正负交错的电荷,使粒子悬浮于半导体晶圆10的上方而不落在半导体晶圆10的表面上;并加上高速气流或磁场等水平作用力,将上述悬浮于半导体晶圆10上方的粒子去除。
再如美国专利第6,270,621号所揭露的技术内容中,是使晶圆基座100的接口设备(图中未示出)带电,有利于捕集图1中示的等离子体工艺中所产生的粒子(图中未示出),再使用一抽气系统将上述粒子抽离等离子体反应室。
又如美国专利第6,423,175号所揭露的技术内容中,是使图1中所示晶圆基座100的接口设备施以喷砂处理,以加强其表面粗糙度,有利于捕集图1中所示等离子体工艺中所产生的粒子,并减少上述粒子的剥落而掉落在半导体晶圆10的表面上。
又如美国专利第6,482,331号提出的等离子体工艺中,当石英钟罩220的温度降至100℃以下时,附着于其上的粒子会因为收缩而剥离,因而掉落在半导体晶圆10的表面上;因此,在美国专利第6,482,331号所揭露的技术内容中,是在石英钟罩220上加上一加热装置,以维持石英钟罩220的温度,防止附着于其上的粒子因为收缩而剥离,从而掉落在半导体晶圆10的表面上。
又如美国专利第6,551,520号所揭露的技术内容中,是加强等离子体反应室的抽气系统,在半导体晶圆10下的晶圆基座100中增设一抽气孔,使得等离子体工艺中所产生的粒子随着抽气的气流排出等离子体反应室之外,以减少上述粒子掉落在半导体晶圆10表面上的数量。
在上述传统技术中,虽然都能有效地减少掉落在半导体晶圆10表面上的粒子数量,但未针对图1中所示的等离子体工艺中所产生的粒子的来源作改善,而减少粒子的发生。上述传统技术也未针对图1中因晶圆基座导体层120导致惰性气体等离子体42对晶圆基座的顶盖层113与半导体晶圆10边缘所造成的不正常侵蚀现象加以改善。
发明内容
有鉴于此,本实用新型的主要目的在于提供一种晶圆基座,以适用于一等离子体反应室中承载一半导体晶圆,可以降低等离子体工艺中微细粒子的产生,以提升工艺的合格率、降低工艺成本、提升产品的可靠度。
本实用新型的另一目的在于提供一种晶圆基座,以适用于一等离子体反应室中承载一半导体晶圆,可以避免在等离子体工艺中,半导体晶圆的边缘受到过度蚀刻,使半导体晶圆得以维持均匀的外观尺寸,以降低后续工艺的困难度,因而提升工艺的合格率、降低工艺成本。
本实用新型的又一目的在于提供一种晶圆基座,以适用于一等离子体反应室中承载一半导体晶圆,可以避免等离子体工艺中,晶圆基座的顶盖层受到不正常的蚀刻而加速耗损,因而延长顶盖层的使用寿命、降低顶盖层的更换频率,以更进一步降低工艺成本。
本实用新型中的晶圆基座适用于一等离子体反应室中承载一晶圆,包含:一绝缘本体,具有一第一宽度;以及一导体层,具有不大于上述第一宽度的一第二宽度,且第二宽度不小于晶圆的直径,而导体层埋设于所述绝缘本体中。
较佳地,所述绝缘本体更包含一顶盖层与一基底层。
附图说明
下面将结合附图对本实用新型中的具体实施例作进一步详细说明。
图1为一剖面示意图,该图示出了一传统晶圆基座在一等离子体反应室内的动作情形;
图2为传统晶圆基座的俯视图;
图3为一示意图,该图示出了传统半导体晶圆在图1中所示的等离子体工艺,其边缘被蚀刻掉的厚度远超过预定蚀刻厚度值的问题;
图4为由电子显微镜照片所描绘的示意图,该图示出了图1中所示等离子体工艺中半导体晶圆的侧缘受到不正常的蚀刻,而使半导体晶圆中的硅逸出产生的富硅粒子;
图5为一示意图,该图示出了用能量分散光谱仪(EDS)分析图4中所示富硅粒子成份中所含元素组成的结果;
图6为一剖面示意图,该图示出了本实用新型晶圆基座在一等离子体反应室内的动作情形;
图7A和图7B为一系列的计数管制图,该图示出了实施图1中传统技术以及本实用新型晶圆基座及使用该晶圆基座的等离子体工艺之后,分别对半导体晶圆与半导体晶圆检测其落尘量的结果;
图8为一示意图,该图显出了使用本实用新型的晶圆基座的等离子体工艺对半导体晶圆的蚀刻厚度。
具体实施方式
图6中所示的是以半导体晶圆20的金属化工艺中,用于清除介层窗(via)(图中未示出)所曝露的金属层(图中未示出)的氧化物的步骤为例。在上述步骤中,以氩气(也可以其他气体)作为惰性气体等离子体44的来源,来清除半导体晶圆20上的硅的氧化物或金属氧化物。在其它工艺步骤中,例如反应离子蚀刻或其它会用到等离子体的半导体工艺,熟悉此项技术的人员可将本实用新型的晶圆基座应用于其中,达到后续所揭露的本实用新型晶圆基座所能达到的功效。
在图6中所示的晶圆基座600包含大体呈圆柱形的绝缘本体610与埋设于绝缘本体610内的导体层620。绝缘本体610又可细分为顶盖层612与基底层614。其中,基底层614的材质较好为二氧化硅,且通常具有一凹槽615,而将导体层620镶嵌于凹槽615的宽度或直径范围内。而顶盖层612的材质较好为石英,且通常为一可替换的消耗性零件(consumable parts),覆盖于导体层620与基底层614之上,用于承载半导体晶圆20。另外,导体层620的材质较好为钛,与一射频电源234电性连接而产生电场,吸引惰性气体等离子体44击到半导体晶圆20上。
图6中的等离子体反应室尚包含有一石英钟罩220,作为等离子体反应室的外壁;以及位于石英钟罩220外侧的线圈240,其中线圈240与一射频电源232电性连接,且导体层620也与射频电源234电性连接,可使石英钟罩220内的氩气离子化而形成惰性气体等离子体44,并驱动惰性气体等离子体44轰击到半导体晶圆20上而清除半导体晶圆20上一预定厚度的氧化物层。另外,石英为二氧化硅的一种结晶型态,因此石英钟罩220有助于吸附上述等离子体工艺中所产生的氧化物粒子,避免上述氧化物粒子落于半导体晶圆20的表面上,造成污染。
本实用新型的晶圆基座600中,绝缘本体610的宽度或直径大于半导体晶圆20的直径,而导体层620的宽度或直径不小于半导体晶圆20的直径、且不大于绝缘本体610的宽度或直径而埋设于绝缘本体610中;导体层620的宽度或直径较好为大于半导体晶圆20的直径,以使半导体晶圆20入料并放置在晶圆基座600上时,方便半导体晶圆20的对准,而使半导体晶圆20能完全重合于导体层620的正上方。如果置于晶圆基座600上的半导体晶圆20有任何一部分超出导体层620的正上方区域时,该部分就会如同图1中所示传统技术一样,吸引密度较大的惰性气体等离子体44以非垂直角度入射,导致半导体晶圆20被蚀刻的厚度不均、顶盖层612受到不正常蚀刻、半导体晶圆20的侧缘受到不正常蚀刻而产生富硅粒子污染半导体晶圆20的表面等传统技术中遭遇到的问题。另外,导体层620的宽度或直径,更好为小于绝缘本体610的宽度或直径;如果导体层620的宽度或直径大于绝缘本体610的宽度或直径、或是导体层620未埋设于绝缘本体610中,而使部分的导体层620曝露于绝缘本体610之外,上述导体层620曝露的部分就会受到惰性气体等离子体44的侵蚀,而又会产生额外的粒子,污染半导体晶圆20的表面。
当半导体晶圆20为一8英寸晶圆时,绝缘本体610的宽度或直径通常为约9英寸,而导体层620的宽度或直径通常为8英寸~9英寸,而图6中所示的导体层620的宽度或直径为约210mm。
另外,当半导体晶圆20为一12英寸晶圆时,绝缘本体610的宽度或直径通常为约13英寸,而导体层620的宽度或直径通常为12英寸~13英寸,较好为约310mm。
接下来描述图6中所示使用本实用新型晶圆基座600的等离子体工艺。
首先,将半导体晶圆20入料,置于等离子体反应室内的晶圆基座600的顶盖层612上,此时要注意半导体晶圆20置放于顶盖层612上的位置,必须使半导体晶圆20完全包含于导体层610正上方的区域。接下来,将氩气输入等离子体反应室中,并开启射频电源232、234,以产生惰性气体等离子体44,轰击半导体晶圆20的表面。反应完成后,切断氩气的供应并关闭射频电源232、234。最后,将已完成等离子体工艺的半导体晶圆20退出等离子体反应室之外,或是使用同样的等离子体反应室,执行下一阶段的等离子体工艺。另外,熟悉此项技术的人员也可将上述氩气与惰性气体等离子体44置换为一反应气体与一反应离子等离子体,以执行一反应离子蚀刻的工艺。
如图6所示,导体层620的宽度或直径不小于晶圆基座600所承载的半导体晶圆20的直径,使得半导体晶圆20边缘附近的惰性气体等离子体44的密度与入射方向,与半导体晶圆20的其它区域中惰性气体等离子体44的密度与入射方向无明显的改变。因此,半导体晶圆20的边缘与顶盖层613未受到不正常的蚀刻。
如图7A和图7B所示,比较实施图1所示传统技术与本实用新型后,分别对半导体晶圆10与半导体晶圆20的落尘量进行检测,其中图7A与图7B中所示的纵坐标表示每片晶圆上的粒子数量,横坐标表示受检的晶圆。由图7A与图7B可看出,分隔线700的左侧为实施传统技术的半导体晶圆10的检测数据,分隔线700的右侧为实施本实用新型晶圆基座及使用晶圆基座的等离子体工艺的半导体晶圆20的检测数据。而图7A示出了受检的晶圆上粒子的总量;而图7B示出了上述受检晶圆上粒子中直径大于2μm的粒子的数量。
在图7A中,比较分隔线700左侧实施图1中传统技术的半导体晶圆10的检测数据、与分隔线700右侧实施本实用新型晶圆基座及使用该晶圆基座的等离子体工艺的半导体晶圆20的检测数据可知:实施图1中所示传统技术的半导体晶圆10上的粒子数量较多,且分布型式较不稳定,常有逼近图中管制上限的情形发生;而实施本实用新型的晶圆基座及使用该晶圆基座的等离子体工艺的半导体晶圆20上的粒子数量则有明显减少。而以平均值观之,实施图1中所示传统技术的半导体晶圆10上的粒子数量平均值为约5.2,而实施本实用新型晶圆基座及使用该晶圆基座的等离子体工艺的半导体晶圆20上的粒子数量平均值约为2.9,较传统技术有明显改善。
在图7B中,显示直径大于2μm的粒子的数量方面,传统技术与本实用新型的结果无明显差异。以平均值观之:在实施图1中所示传统技术的半导体晶圆10上,直径大于2μm的粒子数量平均值为约1.0;而在实施本实用新型晶圆基座及使用该晶圆基座的等离子体工艺的半导体晶圆20上,直径大于2μm的粒子数量平均值约为0.8,由此可知,本实用新型的实施对产品的品质并无不良影响。
然而,在图7A与图7B的管制图中,将受检晶圆上的所有粒子都列入计算,因此这些粒子除了包含在传统技术或本实用新型的等离子体工艺中所产生的粒子数量之外,尚包含在前工艺时,就已经落在受检晶圆的粒子数量。因此,本实用新型中的创作人准备了图1中所示的等离子体反应室与图6中所示的等离子体反应室各一组,取半导体晶圆9,000片中的各一半(4,500片)分别实施图1中所示传统技术、以及图6中所示的本实用新型晶圆基座及使用该晶圆基座的等离子体工艺,特别检测上述9,000片的晶圆,看是否有来自图1中所示等离子体反应室或图6中等离子体反应室的粒子污染。其中,在实施图1中所示传统技术的4,500片半导体晶圆中,检查其中20批(共60片),共有24片的半导体晶圆受到来自实施图1中所不传统技术时所产生的粒子污染;而在实施图6中所示本实用新型晶圆基座及使用该晶圆基座的等离子体工艺的4,500片的半导体晶圆中,检查其中18批(共54片),均未发现有新的粒子污染情形。
综上所述,本实用新型的晶圆基座及使用该晶圆基座的等离子体工艺,可以有效地降低在等离子体工艺中微细粒子的产生,提升工艺的合格率、降低工艺成本、并提升产品的可靠度,达到上述本实用新型的主要目的。
如图8所示,在该图中示出了使用本实用新型中晶圆基座600及等离子体工艺后半导体晶圆20的蚀刻厚度情况。在图8中,半导体晶圆20的预定蚀刻厚度约为180埃,而在半导体晶圆20边缘以外的区域,被蚀刻厚度的变化不大,均维持在约180埃上下,而在半导体晶圆20的边缘,被蚀刻厚度微幅提高到约为210~220埃。与图3中所示传统技术的结果比较,本实用新型的晶圆基座及使用该晶圆基座的等离子体工艺,可以有效避免在等离子体工艺中,半导体晶圆20的边缘受到过度蚀刻,使半导体晶圆20得以维持均匀的外观尺寸,以降低后续工艺中的工艺困难度,提升工艺的合格率、降低工艺成本,达到上述本实用新型的另一目的。
另外,如图6所示,本实用新型中的晶圆基座600,具有一导体层620,其中导体层620的宽度或直径不小于晶圆基座600所承载的半导体晶圆20的直径,从而可以避免在等离子体工艺中,晶圆基座600的顶盖层612受到不正常的蚀刻而加速耗损,因而延长顶盖层612的使用寿命(如可延长到13000~30000片)、降低上述顶盖层的更换频率,以更进一步降低工艺成本。实现本实用新型的另一目的。
另外,以上虽然对本实用新型中的较佳实施例作了说明,但并不能作为本实用新型的保护范围,即对本领域的普通技术人员来说应该明白,在不脱离本实用新型的设计精神下可以对其作出等效的变化与修饰,因此,凡是在不脱离本实用新型的设计精神下所作出的等效变化与修饰,均应认为落入本实用新型的保护范围。
Claims (16)
1.一种晶圆基座,其特征在于包含:
一绝缘本体,具有一第一宽度;以及
一导体层,具有不大于该第一宽度的一第二宽度,且该第二宽度不小于半导体晶圆的直径,而该导体层埋设于所述绝缘本体中。
2.根据权利要求1中所述的晶圆基座,其特征在于:所述绝缘本体包含一顶盖层与一基底层,其中所述导体层位于顶盖层与基底层之间。
3.根据权利要求2中所述的晶圆基座,其特征在于:所述基底层包含一凹槽,该凹槽具有所述第二宽度,且所述导体层位于凹槽的宽度范围内,而所述顶盖层覆盖于所述导体层与基底层上。
4.根据权利要求1中所述的晶圆基座,其特征在于:所述绝缘本体的材料为二氧化硅。
5.根据权利要求1中所述的晶圆基座,其特征在于:所述绝缘本体大体为圆柱形。
6.根据权利要求1中所述的晶圆基座,其特征在于:所述导体层的材料为钛。
7.根据权利要求2中所述的晶圆基座,其特征在于:所述顶盖层的材料为石英。
8.根据权利要求2中所述的晶圆基座,其特征在于:所述基底层的材料为二氧化硅。
9.根据权利要求1中所述的晶圆基座,其特征在于:所述半导体晶圆的直径大体为8英寸。
10.根据权利要求1中所述的晶圆基座,其特征在于:所述第一宽度大体为9英寸。
11.根据权利要求1中所述的晶圆基座,其特征在于:所述第二宽度为8英寸~9英寸。
12.根据权利要求1中所述的晶圆基座,其特征在于:所述第二宽度大体为210mm。
13.根据权利要求1中所述的晶圆基座,其特征在于:所述半导体晶圆的直径大体为12英寸。
14.根据权利要求1中所述的晶圆基座,其特征在于:所述第一宽度大体为13英寸。
15.根据权利要求1中所述的晶圆基座,其特征在于:所述第二宽度为12英寸~13英寸。
16.根据权利要求1中所述的晶圆基座,其特征在于:所述第二宽度大体为310mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200420049924 CN2765322Y (zh) | 2003-07-29 | 2004-04-26 | 晶圆基座 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN03150013.7 | 2003-07-29 | ||
CN03150013 | 2003-07-29 | ||
CN 200420049924 CN2765322Y (zh) | 2003-07-29 | 2004-04-26 | 晶圆基座 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2765322Y true CN2765322Y (zh) | 2006-03-15 |
Family
ID=36168238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200420049924 Expired - Lifetime CN2765322Y (zh) | 2003-07-29 | 2004-04-26 | 晶圆基座 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2765322Y (zh) |
-
2004
- 2004-04-26 CN CN 200420049924 patent/CN2765322Y/zh not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7572737B1 (en) | Apparatus and methods for adjusting an edge ring potential substrate processing | |
EP0453780B1 (en) | Apparatus for contamination control in processing apparatus containing voltage driven electrode | |
US20110011534A1 (en) | Apparatus for adjusting an edge ring potential during substrate processing | |
JP2020064860A (ja) | 基板処理システム、イオン注入システム、およびビームラインイオン注入システム | |
CN1849691A (zh) | 包括改进聚焦环的方法和装置 | |
KR20000076925A (ko) | 성막장치에 있어서의 기판유지구의 표면의 퇴적막의제거방법 및 성막장치 그리고 박막작성장치 | |
TW200823977A (en) | Plasma doping method and plasma doping apparatus | |
JP2009179867A (ja) | 平行平板型マグネトロンスパッタ装置、固体電解質薄膜の製造方法、及び薄膜固体リチウムイオン2次電池の製造方法 | |
JP2009158416A (ja) | 固体電解質薄膜の製造方法、平行平板型マグネトロンスパッタ装置、及び薄膜固体リチウムイオン2次電池の製造方法 | |
KR100782621B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
US5304405A (en) | Thin film deposition method and apparatus | |
CN1287438C (zh) | 晶片基座及使用该晶片基座的等离子体工艺 | |
JP2010275574A (ja) | スパッタリング装置および半導体装置製造方法 | |
CN2765322Y (zh) | 晶圆基座 | |
CN1293611C (zh) | 等离子体处理装置用石英部件及其加工方法、及安装有该石英部件的等离子体处理装置 | |
JP2010080919A (ja) | 取り外し可能なマスクを用いる基板処理システム及び方法 | |
JP2004087981A (ja) | エッチング装置およびエッチング方法 | |
CN1617319A (zh) | 晶片基座 | |
JPH05275350A (ja) | 半導体製造装置 | |
JP3076463B2 (ja) | 薄膜形成装置 | |
EP3109890A1 (en) | Plasma etching apparatus | |
JP2002030438A (ja) | 微結晶シリコン薄膜の形成方法 | |
TW594908B (en) | Pedestal and plasma process using the pedestal | |
CN100345274C (zh) | 静电吸盘的制造方法 | |
JP2002252205A (ja) | 半導体製造装置のパーティクル除去装置及びパーティクルの除去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20140426 Granted publication date: 20060315 |