CN2711899Y - 具有被动元件的电子封装体 - Google Patents

具有被动元件的电子封装体 Download PDF

Info

Publication number
CN2711899Y
CN2711899Y CN 200420059271 CN200420059271U CN2711899Y CN 2711899 Y CN2711899 Y CN 2711899Y CN 200420059271 CN200420059271 CN 200420059271 CN 200420059271 U CN200420059271 U CN 200420059271U CN 2711899 Y CN2711899 Y CN 2711899Y
Authority
CN
China
Prior art keywords
passive device
connection pad
carrier plate
line carrier
packing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200420059271
Other languages
English (en)
Inventor
李怡增
曾仁德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 200420059271 priority Critical patent/CN2711899Y/zh
Application granted granted Critical
Publication of CN2711899Y publication Critical patent/CN2711899Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本实用新型是关于一种具有被动元件的电子封装体，其包括一线路载板、至少一被动元件以及一异方性导电层。该线路载板具有至少一被动元件接垫组，其位于线路载板的一面，且被动元件接垫组包括多个接垫。此外，该被动元件具有多个电极，而被动元件是配置于被动元件接垫组上，且这些电极是分别对应配置于这些接垫上。另外，该异方性导电层是配置介于这些电极与这些接垫。借由上述结构，利用异方性导电层来连接被动元件及线路载板，能够提高电子封装体的生产效率及降低其生产成本。

Description

具有被动元件的电子封装体
技术领域
本实用新型是涉及一种电子封装体(electronic package)，且特别是涉及一种具有被动元件(passive component)的电子封装体。
背景技术
随着电子技术的日新月异，具有较人性化与功能较佳的电子产品也不断地推陈出新，且电子产品也朝向轻、薄、短、小与美的趋势进行设计。目前在电路布设方面，线路载板(circuit carrier)是经常使用的构装元件，线路载板例如是印刷电路板(Printed Circuit Board，PCB)或晶片载板(chipcarrier)等线路载板。常见的线路载板主要是由多层图案化线路层(patterning circuit layer)及多层介电层(dielectric layer)交替叠合所构成，其中介电层配置于任二相邻的图案化线路层之间，而这些图案化线路层可藉由贯穿介电层的镀通孔道(Plated Through Hole，PTH)或导电孔道(via)而彼此电性连接。由于线路载板具有布线细密、组装紧凑以及性能良好等优点，因此线路载板是已经广泛地应用于各种电子封装体(electronic package)中，特别是球格阵列(Ball Grid Array，BGA)及针格阵列(Pin Grid Array，PGA)类型的电子封装体。此外，当讯号在线路载板内传递时，可藉由配置于线路载板上的被动元件(例如电容元件)来改善讯号传输的品质，例如降低讯号在切换时所产生的杂讯串音干扰(cross talk)。
请参阅图1所示，是现有习知的一种具有被动元件的电子封装体的剖面结构示意图。现有习知的电子封装体100，具有一线路载板110、一晶片120以及至少一被动元件130，其中线路载板110具有一第一表面110a与一第二表面110b，而晶片120是藉由黏着层(adhesive layer)150而结构性地连接至线路载板110的第一表面110a上，且晶片120藉由导线160而电性连接至线路载板110，这就是所谓导线接合制程(wire bondingprocess)。此外，一至数个被动元件130是藉由焊料(solder)140而电性连接至线路载板110的第一表面110a上，而被动元件130例如为电容元件(capacitor)、电感元件(inductor)或电阻元件(resistor)等，以改善讯号的传输品质。另外，一封胶(molding compound)170是包覆被动元件130与晶片120。再者，多个焊球(solder ball)180是配置于线路载板110的第二表面110b上。
请继续参阅图1右侧的放大区域所示，该线路载板110例如包括至少一图案化线路层112与一防焊层(solder mask)114，其中图案化线路层112位于线路载板110的一表面，而图案化线路层112具有至少一被动元件接垫组112a，其包括一第一接垫112b与一第二接垫112c。此外，防焊层114是配置于图案化线路层112上，并暴露出被动元件接垫组112a的第一接垫112b与第二接垫112c。
承上所述，被动元件130是电性连接至被动元件接垫组112a，而被动元件130具有一第一电极130b与一第二电极130c，且第一电极130b与一第二电极130c分别藉由两焊料140来电性与结构性连接至第一接垫112b与第二接垫112c。此外，在将第一电极130b与第二电极130c分别经由两焊料140来连接至第一接垫112b与第二接垫112c的制程中，通常会加入助焊剂(flux)至两焊料140之内或其表面，用以在回焊(reflow)两焊料140之后，来增加两焊料140的对于第一接垫112b与第一电极130b，及对于第二接垫112c与第二电极130c的接合性。另外，将被动元件130组装于线路载板110之后，残留于线路载板110上的助焊剂还必须藉由清洗步骤加以清除，以避免影响电子封装体100的可靠度。
请继续参阅图1的放大区域所示，由于被动元件130与防焊层114之间的缝隙甚小，因此在回焊两焊料140之后，残留在被动元件130与防焊层114之间的间隙的助焊剂可能无法有效地清除。此外，在封胶的过程中，封胶170同样不易填入于被动元件130与防焊层120之间的间隙中。如果电子封装体100再次经过高温处理，例如回焊(reflow)时，则位于第一接垫112b与第二接垫112c上的两焊料140可能会流入被动元件130与防焊层114之间的缝隙而相互连接，因而造成第一接垫112b与第二接垫112c之间发生短路，进而导致被动元件130失效，此即所谓的焊桥问题(solder bridgeissue)。值得注意的是，当线路载板110及被动元件130均朝向微细间距(fine pitch)化发展时，由于线路载板110的第一接垫112b与第二接垫112c的距离逐渐缩短，当被动元件130以焊接方式连接至线路载板110时，焊接制程的回焊步骤所使用的助焊剂将更容易残留于被动元件130与线路载板110之间的缝隙，使得前述的焊桥问题将会更容易发生。
为了缩小电子封装体的平面尺寸，被动元件130可设计位于导线160的下方。然而，当导线160向下塌陷来接触到被动元件130的某一电极时，导线160将与会接触被动元件130的某一电极形成短路。因此，导线160的高度必须设计较高以免接触被动元件130。然而，导线160的高度越高，则在填充封胶170的过程中，导线160产生导线偏移现象(wire shifting)，使得相邻的导线160产生短路。
为了在线路载板110的第一接垫112b及第二接垫112c上形成这些焊料140，现有技术通常是利用印刷(printing)的方式，将一整罐的焊料膏(solder paste)置放于一位于线路载板110上的网版(stencil)，再利用刮擦(scrape)的方式，将些许焊料膏填入网版上的开口，用以在线路载板110的第一接垫112b及第二接垫112c上分别形成一焊料膏块，其在回焊之后将形成这些焊料140。然而，上述的焊料膏在接触空气后便会逐渐劣化，因此开封后的焊料膏若在时限内无法用完则必须丢弃。并且，由于需要以焊接方式组装至线路载板110的被动元件130的数目通常不多，所以当经由印刷法来形成这些焊料膏块时，将会因为未使用的焊料膏过多，而造成被动元件130的组装成本的增加。
由此可见，上述现有的具有被动元件的电子封装体在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决具有被动元件的电子封装体存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的具有被动元件的电子封装体存在的缺陷，本设计人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的具有被动元件的电子封装体，能够改进一般现有的具有被动元件的电子封装体，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本实用新型。
发明内容
本实用新型的目的在于，克服现有的具有被动元件的电子封装体存在的缺陷，而提供一种新型结构的具有被动元件的电子封装体，所要解决的技术问题是使其可以改善现有技术使用焊料所产生的焊桥问题，并可以进一步提升电子封装体的可靠度(reliability)，从而更加适于实用。
本实用新型的目的及解决其技术问题是采用以下的技术方案来实现的。依据本实用新型提出的一种具有被动元件的电子封装体，其包括：一线路载板，其具有至少一被动元件接垫组，其位于该线路载板的一面，且该被动元件接垫组包括多数个接垫；至少一被动元件，具有多数个电极，而该被动元件是配置于该被动元件接垫组上，且该些电极是分别对应配置于该些接垫上；以及一异方性导电层，配置介于该些接垫与该些电极之间。
本实用新型的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的具有被动元件的电子封装体，其中所述的异方性导电层是覆盖于该线路载板的该些接垫之间的区域上。
前述的具有被动元件的电子封装体，其中所述的异方性导电层是分别覆盖于该些接垫上。
前述的具有被动元件的电子封装体，其中所述的线路载板更包括一防焊层，暴露出该些接垫的全部。
前述的具有被动元件的电子封装体，其中所述的防焊层是暴露出该线路载板的该些接垫之间的区域。
前述的具有被动元件的电子封装体，其中所述的线路载板更包括一防焊层，暴露出该些接垫的局部。
前述的具有被动元件的电子封装体，其更包括一封胶，包覆该被动元件与该异方性导电层。
前述的具有被动元件的电子封装体，其中所述被动元件为电阻元件、电感元件与电容元件其中之一。
前述的具有被动元件的电子封装体，其中所述的异方性导电层是由异方性导电膜与异方性导电胶其中之一所制作成。
前述的具有被动元件的电子封装体，其更包括至少一晶片，电性连接至该线路载板。
本实用新型与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为达到前述或其他发明目的，本实用新型的主要技术内容如下：
本实用新型提出一种具有被动元件的电子封装体，其例如包括一线路载板、至少一被动元件与一异方性导电层。线路载板具有至少一被动元件接垫组，其位于线路载板的一面，且被动元件接垫组包括多个接垫。此外，被动元件具有多个电极，而被动元件是配置于被动元件接垫组上，且这些电极是分别对应配置于这些接垫上。另外，异方性导电层是配置介于这些电极与这些接垫。
借由上述技术方案，本实用新型具有被动元件的电子封装体至少具有下列优点：基于上述，本实用新型相较于现有技术采用助焊剂与焊料所产生的焊桥问题，本实用新型具有被动元件的电子封装体是采用异方性导电层来代替习知的焊料，以电性连接被动元件与线路载板，因此本实用新型具有被动元件的电子封装体没有助焊剂残留所产生的焊桥问题，因而提高了电子封装体的可靠度。此外，本实用新型具有被动元件的电子封装体采用异方性导电层来代替现有技术的焊料，所以本实用新型具有被动元件的电子封装体没有焊料残留的问题，因而增加了电子封装体的外表的美观。另外，相较于现有技术需进行助焊剂的清洗制程，本实用新型具有被动元件的电子封装体无须此清洗制程，因而可以缩短制程时间及降低制程成本。
综上所述，本实用新型特殊结构的具有被动元件的电子封装体，可以改善现有技术使用焊料所产生的焊桥问题，并可以进一步提升电子封装体的可靠度。其具有上述诸多优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的具有被动元件的电子封装体具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并为了让本实用新型的上述和其他目的、特征和优点能更明显易懂，以下特举出多个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知一种具有被动元件的电子封装体的剖面结构示意图。
图2A至图2B是本实用新型第一实施例的具有被动元件的电子封装体的剖面结构示意图。
图3A至图3C是本实用新型第二实施例的具有被动元件的电子封装体的剖面结构示意图。
图4是本实用新型具有被动元件的电子封装体其应用于覆晶接合封装体的剖面结构示意图。
图5是本实用新型具有被动元件的电子封装体其应用于导线接合封装体的剖面结构示意图。
100：电子封装体                   110、210：线路载板
210a：第一表面                    210b：第二表面
112、212：图案化线路层            112a、212a：被动元件接垫组
112b、212b：第一接垫              112c、212c：第二接垫
114、214：防焊层                  120、240：晶片
130、220：被动元件                130b、220b：第一电极
130c、220c：第二电极              140：焊料
150：黏着层                       160、280：导线
170、270：封胶                    180：焊球
200：具有被动元件的电子封装体     230：异方性导电层
232：导电粒子                     242：凸块
250：电性接点                     260：底胶
具体实施方式
为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的具有被动元件的电子封装体其具体实施方式、结构、特征及其功效，详细说明如后。
【第一实施例】
图2A至图2B是本实用新型第一实施例的具有被动元件的电子封装体的剖面结构示意图。请首先参阅图2A所示，本实用新型第一实施例的具有被动元件的电子封装体200，其包括一线路载板210、至少一被动元件220与一异方性导电层230，其中，被动元件220是藉由异方性导电层230而电性连接至线路载板210。线路载板210具有至少一图案化线路层212，其位于线路载板210的一第一表面210a。此外，图案化线路层212包括至少一被动元件接垫组212a，其包括一第一接垫212b与一第二接垫212c。另外，被动元件220具有一第一电极222b与一第二电极222c，其是分别位于第一接垫212b与第二接垫212c上。再者，异方性导电层230是配置介于第一电极222b与第一接垫212b之间，及第二电极222c与第二接垫212c之间，用以电性地及结构性地连接被动元件220与线路载板210。
承上所述，被动元件220例如为电阻元件、电感元件或电容元件。另外，异方性导电层230例如是由异方性导电膜(Anisotropic ConductiveFilm，ACF)或异方性导电胶(Anisotropic Conductive Paste，ACP)所制作。再者，线路载板210例如是印刷电路板(PCB)、晶片载板(chipcarrier)或软性电路板(Flexible PCB)等。
请继续参阅图2A所示，上述具有被动元件的电子封装体200的制造方法，包括以下几个步骤。首先，提供一线路载板210与一被动元件220。然后，形成异方性导电层230于第一接垫212b与第二接垫212c上，其中异方性导电层230的形成方法例如是贴附异方性导电膜(ACF)或涂布异方性导电胶(ACP)。之后，经由施压至线路载板210或被动元件220，以压缩位于被动元件220与线路载板210之间的异方性导电层230。由于散布于异方性导电层230内的许多导电粒子(conductive particle)232在受到线路载板210及被动元件220的挤压后，某些导电粒子232将堆积于第一电极222b与第一接垫212b之间，同时另一些导电粒子232将堆积第二电极222c与第二接垫212c之间，因此，被动元件220能够藉由这些导电粒子232而电性连接至线路载板210。接着，对于上述制程所形成的结构物进行固化制程(curing process)，以固化异方性导电层230的胶料部分。最后，形成封胶240以包覆被动元件220与异方性导电层230。值得一提的是，相较于现有技术所采用的焊料膏在开封后会逐渐劣化，必须时常更换而造成焊料膏的浪费，然而本实用新型所采用的异方性导电膜或异方性导电胶则不会因为接触空气而产生劣化，进而可以降低生产成本。
承上所述，由于被动元件220与线路载板210之间的电性连接是采用异方性导电层230来代替现有技术的焊料140(如图1所示)，因此本实用新型能够避免现有技术所产生的焊桥问题。此外，在现有技术的制造过程中必须进行清洗制程以避免助焊剂残留，然而本实用新型采用异方性导电层230便可免去此清洗制程，而可缩短制程时间与制程成本。相较于现有技术需采用约5分钟左右的红外线回焊制程(IR reflow process)，本实用新型所采用的只需约10至20秒左右的固化制程，进而可缩短制程时间。另外，相较于现有技术具有焊料残留所产生的污染问题，由于本实用新型采用异方性导电层250，因此本实用新型没有现有技术存在的焊料残留问题。
请继续参阅图2A所示，异方性导电层230覆盖于线路载板210的第一接垫212b与第二接垫212c及两者之间的区域。然而，现有技术的焊料140只能配置于第一接垫112b与第二接垫112c上(如图1所示)，以避免第一接垫112b与第二接垫112c电性连接，因此第一接垫112b就必须与第二接垫112c保持一定的间距，而这就是现有技术无法微细间距化的原因之一。然而，异方性导电层230只在特定方向具有导电性，因此即使异方性导电层230同时覆盖第一接垫112b与第二接垫112c及两者之间的区域，这也不会造成第一接垫112b与第二接垫112c发生短路。相较于现有技术，本实用新型采用异方性导电层230更能缩短第一接垫112b与第二接垫112c的间距。
值得注意的是，在图2A中，异方性导电层230是配置于第一接垫212b与第二接垫212c的线路载板210上，但是只有位于第一电极222b与第一接垫212b之间或第二电极222c与第二接垫212c之间的异方性导电层230才具有导电的功能。
请参阅图2B所示，其所绘示的内容与图2A所绘示的内容相似，其不同于图2A之处在于，图2B的异方性导电层230的是局部地配置于第一接垫212b与第二接垫212c上，因此被动元件220便可经由异方性导电层230的两个(或多个)部分来电性连接至线路载板210。由于异方性导电层230的配置面积较小，因此此种配置方式能够减少异方性导电层230的材料的使用，进而可以降低生产成本。
【第二实施例】
图3A至图3C是本实用新型第二较佳实施例的具有被动元件的电子封装体的剖面结构示意图。若是第二实施例的标号与第一实施例相同者，其是表示在第二实施例中所指明的构件是雷同于在第一实施例中所指明的构件，故在此不再赘述。
请首先参阅图3A所示，第二实施例与第一实施例相似，其不同之处在于，第三实施例的线路载板210更包括一防焊层214，其是配置于图案化线路层212上，且第一接垫212b与第二接垫212c所暴露的面积是由防焊层214所定义，而此种接垫与防焊层214的关系称为焊罩定义(Solder MaskDefined，SMD)。此外，异方性导电层230除了覆盖于第一接垫212b与第二接垫212c上，更覆盖于线路载板210的第一接垫212b与第二接垫212c之间的区域。值得一提的是，图3A所示的异方性导电层230的配置方式并不限定覆盖于线路载板210的第一接垫212b与第二接垫212c之间的区域上，而异方性导电层230也可以分别覆盖第一接垫212b与第二接垫212c上(如图2B所示)，以节省异方性导电层230的用量。再者，定义第一接垫212b与第二接垫212c的接触面积的方式并不限定于焊罩定义型(SMD)，现将其详述如后。
请参阅图3B所示，防焊层214是完全暴露出第一接垫212b与第二接垫212c，而此种接垫与防焊层214的关系称为非焊罩定义(Non-Solder MaskDefined，NSMD)。此外，异方性导电层230不仅覆盖于第一接垫212b与第二接垫212c上，更覆盖于线路载板210的第一接垫212b与第二接垫212c之间的区域上。另外，图3B所示的异方性导电层230的配置方式并不限定覆盖于线路载板210的第一接垫212b与第二接垫212c之间的区域上，而异方性导电层230也可以分别覆盖第一接垫212b与第二接垫212c上(如图2B所示)，以减少异方性导电层230的材料的使用量，进而可以降低生产成本。再者，防焊层214并不限定需分别暴露出第一接垫212b与第二接垫212c，现将其详述如后。
请参阅图3C所示，在第一接垫212b与第二接垫212c之间的区域上并未受到防焊层214所覆盖，而异方性导电层230除了覆盖于第一接垫212b与第二接垫212c上，更覆盖于线路载板210的第一接垫212b与第二接垫212c之间的区域上。由于被动元件220是配置于第一接垫212b与第二接垫212c之间，而第一接垫212b与第二接垫212c之间的区域上并未受到防焊层214所覆盖，所以被动元件220的相对于线路载板210的高度可以降低。此外，图3C所示的异方性导电层230的配置方式并不限定必须覆盖于线路载板210的第一接垫212b与第二接垫212c之间的区域上，而异方性导电层230也可以分别覆盖第一接垫212b与第二接垫212c上(如图2B所示)。
承上所述，本实用新型的电子封装体200能够应用至各种接合形式的封装体例如导线接合(wire bonding)、覆晶接合(flip chip)或其他形式的封装体，而本实用新型仅是以导线接合封装体与覆晶接合封装体进行说明，但不是用以限定本实用新型的应用范围。
请参阅图4所示，是本实用新型的具有被动元件的电子封装体其应用于覆晶接合封装体的剖面结构示意图。电子封装体200更包括至少一晶片240与一底胶260，其中晶片240例如以覆晶接合(flip chip bonding)方式电性连接至线路载板210，而底胶260则填充于晶片240与线路载板210之间。当以覆晶接合技术将晶片240连接至线路载板210时，晶片240是可藉由凸块242而电性及结构性连接至线路载板210。另外，电子封装体200更可包括多个电性接点250，其是配置于线路载板210的第二表面210b上，且这些电性接点250的形式例如是针脚(pin)，并且电性接点250的形式也可以是焊球(solder ball)(如图5所示)。
请继续参阅图4所示，本实用新型并不限定将单一被动元件220配置于线路载板210的第一表面210a上，亦可将多个被动元件220配置于线路载板210的第一表面210a上，而每一被动元件220是对应至一被动元件接垫组212a。此外，被动元件220并不限定配置于线路载板210的第一表面210a上，而被动元件220亦可配置于线路载板210的第二表面210b上。再者，这些电性接点250并不限定配置于线路载板210的第二表面210b上，而电性接点250亦可以配置于线路载板210的第一表面210a上。值得注意的是，图2A、图2B、图3B与图3C所示的结构亦可应用于图4所示的电子封装体200，在此不再赘述。
请参阅图5所示，是本实用新型的具有被动元件的电子封装体其应用于导线接合封装体的剖面结构示意图。晶片240例如以导线接合(wirebonding)方式电性连接至线路载板210。电子封装体200更包括多个导线280、一黏着层(adhesive layer)260、一封胶270及多个电性接点250，其中晶片240藉由黏着层260来贴附于线路载板210上，而导线280则电性连接晶片240与线路载板210，且封胶270是包覆晶片240、被动元件220、导线280与黏着层260，而这些电性接点250的形式例如是焊球，但是电性接点250的形式也可以是针脚(如图4所示)。值得注意的是，被动元件220并不限定位于导线280下方的线路载板210上，而被动元件220亦可配置于导线280外围的线路载板210上。由于本实用新型采用异方性导电层230代替现有技术的焊料来将被动元件220焊接至线路载板210上，因此本实用新型的电子封装体200没有焊料残留的问题。
承上所述，当接垫与防焊层214之间的关系如图3C所示时，由于被动元件220与线路载板210之间无防焊层214，因此该被动元件220的相对于线路载板210的高度能够进一步缩短，其结果不仅使得导线280的高度下降，以改善导线偏移的现象，亦可避免塌陷后的导线280接触被动元件220而造成两者之间短路。此外，封胶270并不限定需同时覆盖晶片240与被动元件220，而封胶270亦只单独包覆晶片240。另外，本实用新型并不限定将单一被动元件220配置于线路载板210的第一表面210a上，亦可配置多个被动元件220于线路载板210的第一表面210a上。再者，被动元件220并不限定需配置于线路载板210的第一表面210a上，亦可配置于第二表面210b上。并且，这些电性接点250并不限定配置于线路载板210的第二表面210b上，亦可配置于线路载板210的第一表面210a上。值得注意的是，图2A、图2B、图3A与图3C所示的结构，亦可应用于图5所示的电子封装体200，在此不再赘述。
值得一提的是，被动元件接垫组212a也不限定只包括第一接垫212b与第二接垫212c，而被动元件接垫组212a亦可具有多个接垫。此外，被动元件220并不限定只具有第一电极222b与第二电极222c，而被动元件220亦可具有多个电极，其中被动元件220是配置于被动元件接垫组212a上，且被动元件220的电极是对应配置于被动元件接垫组212a的接垫上。另外，异方性导电层230是配置于这些电极与这些接垫之间，且被动元件220的电极藉由异方性导电层230与被动元件接垫组212a的接垫电性连接。
承上所述，本实用新型并不限定异方性导电层230是由异方性导电膜或异方性导电胶所制作，若有一材料层经过加压与加热制程后能够在局部区域上产生导电性，且被动元件220的电极能够藉由此材料层与接垫产生电性连接者，则此种材料层亦可代替本实用新型所揭露的异方性导电层230。
综上所述，本实用新型的具有被动元件的电子封装体具有下列优点：
1、相较于现有技术使用焊料将被动元件焊接线路载板上，以致于容易产生焊桥问题，本实用新型具有被动元件的电子封装体采用异方性导电层来代替现有技术的焊料，因此本实用新型的具有被动元件的电子封装体不会产生焊桥问题。
2、相较于现有技术的焊接制程需要进行清洗步骤以去除回焊时所使用的助焊剂，本实用新型具有被动元件的电子封装体则无须此清洗步骤，进而可以缩短制程时间。
3、相较于现有技术需进行约5分钟左右的回焊制程，本实用新型具有被动元件的电子封装体则只需约10至20秒左右的固化制程，而可提高电子封装体的生产效率及降低生产成本。
4、相较于现有技术需考虑焊桥问题使得接垫无法微细间距化，本实用新型具有被动元件的电子封装体并没有焊桥问题，因此被动元件的接垫的间距可以进一步缩小。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上的实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1、一种具有被动元件的电子封装体，其特征在于其包括：
一线路载板，其具有至少一被动元件接垫组，其位于该线路载板的一面，且该被动元件接垫组包括多数个接垫；
至少一被动元件，具有多数个电极，而该被动元件是配置于该被动元件接垫组上，且该些电极是分别对应配置于该些接垫上；以及
一异方性导电层，配置介于该些接垫与该些电极之间。
2、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其中所述的异方性导电层是覆盖于该线路载板的该些接垫之间的区域上。
3、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其中所述的异方性导电层是分别覆盖于该些接垫上。
4、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其中所述的线路载板更包括一防焊层，暴露出该些接垫的全部。
5、根据权利要求4所述的具有被动元件的电子封装体，其特征在于其中所述的防焊层是暴露出该线路载板的该些接垫之间的区域。
6、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其中所述的线路载板更包括一防焊层，暴露出该些接垫的局部。
7、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其更包括一封胶，包覆该被动元件与该异方性导电层。
8、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其中所述的被动元件为电阻元件、电感元件与电容元件其中之一。
9、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其中所述的异方性导电层是由异方性导电膜与异方性导电胶其中之一所制作成。
10、根据权利要求1所述的具有被动元件的电子封装体，其特征在于其更包括至少一晶片，电性连接至该线路载板。
CN 200420059271 2004-06-07 2004-06-07 具有被动元件的电子封装体 Expired - Lifetime CN2711899Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200420059271 CN2711899Y (zh) 2004-06-07 2004-06-07 具有被动元件的电子封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200420059271 CN2711899Y (zh) 2004-06-07 2004-06-07 具有被动元件的电子封装体

Publications (1)

Publication Number Publication Date
CN2711899Y true CN2711899Y (zh) 2005-07-20

Family

ID=36193000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200420059271 Expired - Lifetime CN2711899Y (zh) 2004-06-07 2004-06-07 具有被动元件的电子封装体

Country Status (1)

Country Link
CN (1) CN2711899Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105578785A (zh) * 2016-01-04 2016-05-11 京东方科技集团股份有限公司 一种治具及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105578785A (zh) * 2016-01-04 2016-05-11 京东方科技集团股份有限公司 一种治具及其操作方法
US10455751B2 (en) 2016-01-04 2019-10-22 Boe Technology Group Co., Ltd. Maintenance fixture for printed circuit board assembly

Similar Documents

Publication Publication Date Title
CN100341127C (zh) 半导体器件
CN1577813A (zh) 电路模块及其制造方法
JP2006295156A (ja) 半導体モジュール及びそれの製造方法
KR20070116966A (ko) 프린트 배선판
CN1949468A (zh) 一种三维多芯片模块互连及封装方法
CN1611099A (zh) 防止碑立现象形成的结构及其制造方法
CN1444269A (zh) 多层半导体器件及其制造方法
CN1333560A (zh) 半导体封装及其制造方法
JP2008283166A (ja) コンデンサ、配線基板
US6946601B1 (en) Electronic package with passive components
CN1489429A (zh) 制造电路板和通信设备的方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1601736A (zh) 半导体集成电路装置及电子设备
CN101523594A (zh) 半导体封装和用于制造半导体封装的方法
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
CN2711899Y (zh) 具有被动元件的电子封装体
CN1893775A (zh) 在电路板之间设置有电子元件的板组件装置及其制造方法
CN1689382A (zh) 多层印刷电路板及其制造方法
CN2652088Y (zh) 由树脂制成的带有插脚的电路板
CN2681524Y (zh) 线路载板
JP2009099730A (ja) パッケージ基板の半田ボール配置側表面構造およびその製造方法
CN111384005B (zh) 微电子封装体、倒装工艺及其应用、微电子器件
CN1560911A (zh) 电路载板的制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140607

Granted publication date: 20050720