CN2658938Y - 集成电路测试卡 - Google Patents

Abstract

本实用新型揭示一种集成电路测试卡，包含一电路板及若干根探针。该电路板是由若干层积层板构成，具有一上表面和一下表面，且包含若干个以一第二间距设置在该上表面的测试接点以及可包含若干个设置在该上表面用以处理信号的电子元件。其中该若干个测试接点借由若干个导电通路电气连接至该下表面。该若干根探针是以一第一间距设置且电气连接该电路板下表面的导电通路，其中该第一间距小于该第二间距。

Description

集成电路测试卡

技术领域

本实用新型是关于一种集成电路测试卡，特别是关于一种采用二件式设计的集成电路测试卡。

背景技术

一般而言，集成电路元件在进行封装之前，会先行在晶圆上测试其电气特性，以判定集成电路元件是否良好。良好的集成电路将被选出以进行后续的封装过程，而不合格品将被舍弃以避免增加额外的封装成本。

图1是一已知的集成电路测试卡10的剖面示意图，其由美国专利US 3,806,801号揭示。如图1所示，该集成电路测试卡10包含一印刷电路板20、一陶瓷基板30及一探针座40等三件元件。印刷电路板20包含若干个接点22及若干条将该接点22电气连接至一测试仪器(图1中未显示)的导线24。探针座40包含若干个探针42，该探针42用于接触待测集成电路元件及撷取其电气特性。陶瓷基板30的上表面设置若干个测试接点32，其间距大约等于该印刷电路板20上的接点22的间距。一般而言，陶瓷基板30的下表面设置若干个下接点34，其间距对应于探针座40的探针42的间距，陶瓷基板30的测试接点32的电路间距大于下接点34的间距，印刷电路板20上的接点22间距为探针座40的探针42间距10倍以上。而测试仪器的电信号将经由印刷电路板20的导线传输至接点22，并透过印刷电路板20内的导线进行信号的阻抗匹配、抗反射、抗衰减及抗干扰处理，接着电信号再由印刷电路板20上的接点22、陶瓷基板30的上接点32、陶瓷基板30的下接点34及探针42传递至集成电路测试卡10。

图2是图1的陶瓷基板30与探针座40的剖面示意图。如图2所示，探针座40的探针42以可上下移动方式设置在套筒44中，且经由焊锡36电气连接于陶瓷基板30的下接点34。下接点34则再经由内部导线38电气连接至陶瓷基板30的测试接点32。探针座40与陶瓷基板30的接合是先在下接点34上将焊锡36形成，再在220℃以上高温的进行回流焊(reflow)，使套筒44连接于受热熔融的焊锡36。同理，印刷电路板20与陶瓷基板30的接合亦是经由回流焊工艺过程，使印刷电路板20的接点22与陶瓷基板30的测试接点接合。

已知的集成电路测试卡10为三件式(即印刷电路板20、陶瓷基板30及探针座40等三件)设计，具有下列缺点：

1.由于印刷电路板20是由玻璃纤维的聚酰亚胺(polyimide)或FR-4等材料构成。当进行220℃以上的回流焊工艺过程以接合该印刷电路板20及该陶瓷基板30时，聚酰亚胺或FR-4等材料将发生热变形及劣化现象，使得印刷电路板20上的导线24受损，严重影响印刷电路板20的电气特性。

2.印刷电路板20、陶瓷基板30及探针座40是经由回流焊工艺过程以焊锡彼此固接，杂质易在回流焊工艺过程中掺入熔融的焊锡而改变焊锡的电阻值，进而影响集成电路测试卡10的整体电气特性。

3.回流焊工艺过程不易控制固接后的印刷电路板20、陶瓷基板30及探针座40的水平相对位置，即探针42的针尖的水平位置不易控制。如果各探针42的水平位置差异过大，施加于待测集成电路的压力不均匀，则可能损毁待测的集成电路。

4.由于探针42是以可上下移动方式设置于套筒44中。探针42在测量过程中藉由探针座40向下移动而电气连接待测集成电路元件与下接点34。然而，探针42在上下移动的过程中会顶撞焊锡36及陶瓷基板30的下接点34，因此焊锡36及下接点34易于脱落而形成电气断路，造成集成电路测试卡10的失效。

5.目前产业上使用的陶瓷基板30的尺寸约为30mm×30mm至80mm×80mm之间。陶瓷基板30的下接点34的间距是随着探针座40的探针42个数增加而缩小。当探针座40的探针数目超过3000时，将使得下接点34因彼此的间距太小而无法形成有效的电气隔离，从而无法应用于高接点数集成电路的测试。

发明内容

本实用新型的主要目的是提供一种采用二件式设计的集成电路元件测试卡，其可应用于高接点数集成电路的电气特性测试。

为了达到上述的目的，本实用新型揭示一种集成电路测试卡，包含一电路板及若干根探针。该电路板是由若干层积层板构成，具有一上表面和一下表面。该电路板包含若干个以一第二间距设置在该上表面的测试接点、若干个设置在所述电路板内部的导电通路以及可包含若干个设置在该上表面用以处理信号的电子元件。其中该若干个测试接点借由该导电通路电气连接至该下表面。该若干根探针是以一第一间距设置且电气连接该电路板下表面的导电通路，其中该第一间距小于该第二间距。

与已知技术相比较，本实用新型具备下列优点：

1.本实用新型的集成电路测试卡是由电路板及探针座构成，为二件式设计，不同于已知技术的三件式设计。亦即，本实用新型将已知技术的陶瓷基板的功能整合在电路板之中。

2.本实用新型可利用整个电路板的宽度来分布导电通路，而已知技术仅有约80毫米的宽度可分布导电通路。明显地，本实用新型可搭配高密度、高脚数的探针座，应用于高集成度集成电路的测试。

3.本实用新型的电路板可以较低工艺温度的电路板制造工艺制作，因此可避免引起电路板的材质发生热劣化及变形，以消除已知技术因高温回流焊工艺过程所导致的测试卡失效原因。

4.探针是直接接触电路板下表面的导电通路，消除了已知技术因使用焊锡及接点间电气连接所导致的电路阻值变化及焊锡脱落现象。

附图说明

图1是已知的集成电路测试卡的剖面示意图；

图2是图1的陶瓷基板与探针座的剖面示意图；

图3是本实用新型的集成电路测试卡的剖面示意图；

图4是本实用新型的集成电路测试卡的局部放大图；及

图5所示为本实用新型的电路板的一制备方法。

图中元件符号说明：

100集成电路测试卡

110电路板

120积层板，122上表面，123下表面，124测试接点，126第二间距，128内部导电通路

130积层板，132电子元件，138导电金属

140积层板

150积层板

200探针座

210探针

220第一间距

230集成电路元件

240接点

具体实施方式

图3是本实用新型集成电路测试卡100的剖面示意图。如图3所示，集成电路测试卡100包含一电路板110及一探针座200。该电路板110的厚度依现行工艺可介于4.80毫米至6.35毫米之间，宽度介于9英寸至12英寸(1英寸为2.54厘米)之间。该电路板110还可设计为圆形或其它形状，其直径可介于9英寸至12英寸之间。探针座200包含若干个以第一间距220设置的探针210。该第一间距220小于400微米，大约等于一待测集成电路元件230上信号接点240的间距。探针210可电气接触待测集成电路元件230及撷取其电气特性。

该电路板110包含一上表面122和一下表面123。若干个测试接点124设置在上表面122，且可直接与一测试仪器(未显示于图3)电气连接。该电路板110可包含若干个设置于上表面122的电子元件132(例如电容、电阻或电感)，用以处理测量信号或阻抗匹配。测试接点124彼此之间是以第二间距126分隔，而第二间距126可依据该测试仪器的规格设计。分隔测试接点124的第二间距126大于分隔探针210的第一间距220。

图4是本实用新型的集成电路测试卡100的局部放大图。如图4所示，该电路板110是由四层积层板120、130、140及150构成，包含若干个电气连接该测试接点124及探针210的导电通路128。探针210是直接接触电路板110下表面123的导电通路128。测试仪器的测试信号是经由该电路板110的测试接点124、导电通路128及探针210传递至该待测集成电路。

图5所示为本实用新型的电路板110的一制备方法。如图5所示，电路板110是由四片积层板120、130、140及150压合而成。该积层板120、130、140及150可由聚酰亚胺或FR-4构成，且已预先制作导电金属138。积层板120的导电金属138的分隔间距对应分隔测试接点124的第二间距126，而该积层板150的分隔间距则对应于分隔探针210的第一间距220。虽然图5示例了使用四片积层板来同时进行电信号通路间距的调整及电信号的阻抗匹配、抗反射、抗衰减、抗干扰处理，熟悉该项技术者应了解本实用新型还可采用不同片数积层板的设计以同时进行电信号通路间距的调整及电信号特性处理。完成积层板120、130、140及150的制备后，借由在大约120℃温度下进行一热压合(thermal laminating)的工艺将积层板120、130、140及150压合以形成电路板110，而各积层板的导电金属138则构成了电路板110的导电通路128。

与已知技术相比较，本实用新型具有下列优点：

1.本实用新型集成电路测试卡是由电路板110及探针座200构成，为二件式设计，不同于已知技术的三件式设计。亦即，本实用新型将已知技术的陶瓷基板功能整合于电路板110中。

2.本实用新型可利用整个电路板110的宽度来分布导电通路，而已知技术仅有约80毫米的宽度可分布导电通路。明显地，本实用新型可搭配高密度、高脚数的探针座，应用于高集成度集成电路的测试。

3.本实用新型电路板110可以较低工艺温度的电路板制造过程制作，因此可避免引起电路板110的材质发生热劣化及变形，消除已知技术因高温回流焊工艺过程所导致的测试卡失效原因。

4.探针210直接接触电路板110下表面的导电通路128，消除了已知技术因使用焊锡及接点间电气连接所导致的电路阻值变化及焊锡脱落现象。

本实用新型的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本实用新型的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (6)

1.一种集成电路测试卡，其特征在于：所述集成电路测试卡包含：

一电路板，由若干层积层板构成，具有一上表面和一下表面，所述电路板包含：

若干个测试接点，以一第二间距设置在所述上表面，可直接与一测试仪器电气连接；及

若干个导电通路，设置在所述电路板内部，用于将该若干个测试接点电气连接至该下表面；以及

若干个探针，其以一第一间距设置且电气连接该若干个导电通路，其中所述第一间距小于该第二间距。

2.根据权利要求1所述的集成电路测试卡，其特征在于所述若干层积层板是紧密叠合构成。

3.根据权利要求1所述的集成电路测试卡，其特征在于所述电路板可包含若干个设置在该上表面的电子元件，用以处理测试信号。

4.根据权利要求1所述的集成电路测试卡，其特征在于所述第一间距小于400微米。

5.根据权利要求1所述的集成电路测试卡，其特征在于所述若干个探针可直接接触该若干个导电通路。

6.根据权利要求1所述的集成电路测试卡，其特征在于所述第一间距约等于一待测集成电路的信号接点间距。

Images