CN2629121Y - 一种电压拉偏模块 - Google Patents
一种电压拉偏模块 Download PDFInfo
- Publication number
- CN2629121Y CN2629121Y CN 03206587 CN03206587U CN2629121Y CN 2629121 Y CN2629121 Y CN 2629121Y CN 03206587 CN03206587 CN 03206587 CN 03206587 U CN03206587 U CN 03206587U CN 2629121 Y CN2629121 Y CN 2629121Y
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- output terminal
- draws
- bias module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本实用新型公开了一种电压拉偏模块，该电压拉偏模块通过对n个场效应管的导通或关断使得n个调压支路加入到或分离出电压拉偏电路，从而改变电路的电流，进一步改变输出电压，最终实现对计算机内部部件的供电电压进行拉偏。本实用新型在测试过程中不会引入其它影响计算机正常工作的因素，解决了一直困扰计算机集成厂商的部件电源兼容性测试的难题，此外，本实用新型设计成本低，具有良好的经济效益。
Description
技术领域
本实用新型涉及计算机内部部件测试技术，尤其涉及一种实现对计算机内部部件电压进行有效拉偏的电压拉偏模块。
背景技术
计算机内部部件对应用环境均有自己相应的使用范围和标准，其中主要因素包括：电压，温度，湿度。为了更好的实现对计算机部件的测试，需要针对这些环境因素进行必要的测试，于是出现了相应的测试系统，该系统在运行专项测试程序的同时通过拉偏计算机内部部件供电电压来考验计算机内部部件在计算机电源变化情况下的稳定性，同时通过温湿控箱控制工作环境温度和湿度。由于以往主板供电部件的工作电压单一，如SDRAM内存仅由3.3V电压供电等，而且很多部件的供电电压在主板上没有稳压模块，所以现有技术可通过直接拉偏调节计算机供电电源(ATX电源)的3.3V、5V供电电压来实现对部件工作电压的拉偏，这种电压拉偏方式有以下缺点：
一、由于通过对ATX电源进行直接的拉偏调节受ATX电源自身影响较大，所以拉偏效果不理想。
二、目前，由于主板供电部件的工作电压趋于复杂化、多元化，如DDR内存由2.5V，1.25V电压供电，主板内部本身会有一个稳压模块对供电电压进行稳压，所以通过对ATX电源直接拉偏调节的方式不能实现对主板供电部件的供电电压有效拉偏。
发明内容
本实用新型的目的就是提供一种实现对计算机内部部件电压进行有效拉偏的电压拉偏模块，从而解决现有技术中不能对计算机内部部件电压，如DDR内存电压，进行有效拉偏的问题。
本实用新型的目的是这样实现的：
一种电压拉偏模块，包括至少一个电压拉偏电路；所述的电压拉偏电路包括n条由调压电阻和场效应管串联构成的调压支路和一稳压支路；所述调压支路的各控制端即各场效应管的输入端接收电压拉偏控制信号，各调压支路的输出端并接；所述的稳压支路包括分压电路和稳压器件，稳压器件的输出端连接分压电路的分压点并与调压支路的输出端并接点连接，分压电路的高电位端输出拉偏电压，n为正整数。
所述电压拉偏模块还包括电平驱动电路，电平驱动电路的各输出端和所述电压拉偏电路的各个控制端一一对应连接。
所述电压拉偏模块还包括信号转换电路，信号转换电路的输入端接收总线电压拉偏控制信号，信号转换电路的各输出端和所述电平驱动电路的各输入端一一对应连接。
所述电压拉偏模块还包括信号转换电路，信号转换电路的输入端接收总线电压拉偏控制信号，信号转换电路的各输出端和所述电压拉偏电路的各个控制端一一对应连接。
所述的电压拉偏模块还包括实现计算机内部部件两种电压同时拉偏和独立拉偏的跳线电路，跳线电路由分压电路连接开关构成；分压电路的高电位端连接一电压拉偏电路的拉偏电压输出端，并输出一种拉偏电压；分压电路的分压端连接开关一端，开关另一端连接另一电压拉偏电路的拉偏电压输出端，开关的公共端悬置，并输出另一种拉偏电压。
本实用新型完全实现了对计算机主板供电部件进行自动电压拉偏测试的功能，而且在测试过程中不会引入其它影响计算机正常工作的因素，解决了一直困扰计算机集成厂商的部件电源兼容性测试的难题，此外，本实用新型设计成本低，具有良好的经济效益。
附图说明
图1为本实用新型的电压拉偏电路；
图2为本实用新型实现计算机内部部件两种电压同时拉偏或分别拉偏的跳线电路。
具体实施方式
下面结合附图和实施例进一步说明本发明的具体实施方式。
在本实施例中以针对DDR内存进行电压拉偏为例对本实用新型进行说明。
首先介绍一下DDR内存对电源的要求，DDR内存工作需要主板提供两种电源：1)参考电压VREF，2)工作电压VDIMM。设计规范要求参考电压VREF为1.25V，工作电压VDIMM为2.50V，允许的变化范围为+-5％。
本实施例就是通过对VDIMM与VREF的拉偏来测试内存在各种环境下(包括温度、电压、负载)的性能变化，具体的拉偏方式有以下两种：
1)VDIMM与VREF同时共同拉偏
同时拉偏方式保证了VDIMM与VREF同步变化，主要目的是为了仿真主板系统运行的真实情况，在这种平台上可以验证主板电压变化对内存运行的影响。
2)VDIMM与VREF分别独立拉偏
分别独立拉偏方式主要考察噪声容限对内存工作的影响。
本实施例测试平台所采用的硬件平台为计算机主板南北桥芯片组INTEL845GE+ICH4，它支持DDR内存。DDR内存的工作电压VDIMM为2.5V，测试要求VDIMM能在2.2V-2.8V的范围内实现至少16个台阶的变化(电压每变化一次的变化量为40mV)，所以，本实用新型使用了一电压拉偏模块对DDR内存的工作电压VDIMM进行拉偏测试，该电压拉偏模块主要通过其中的一电压拉偏电路来实现对DDR内存的工作电压VDIMM的拉偏。
电压拉偏电路如图1所示，该电压拉偏电路的控制端即场效应管1、2、3、4的输入端a、b、c、d接收控制信号，场效应管1、2、3、4分别与调压电阻R1、R2、R3、R4的串连，这四个调压电阻R1、R2、R3、R4分别和场效应管1、2、3、4组成4个调压支路101，该4个调压支路的输出端并接，并接点e又接在稳压支路102中分压支路103的分压点f上，该分压点f与稳压器件104的输出相连，此稳压器件的输出电压为Vr，分压点f通过分压电阻R1’接地，通过分压电阻R2’接输出端g，该输出端g为DDR内存提供拉偏工作电压VDIMM，在未接入调压电路以前，输出电压VDIMM为：
VDIMM＝Vr+I*R2’
其中，R2’根据实际需要的不同可选取不同的阻值。
在图1中，因为Vr是固定的，因此，改变电流I的值就可以改变输出电压的大小。通过调压电阻R1、R2、R3、R4的不同组合获得不同的电阻值，从而改变上式中的电流I值，在本实施例中采用了4级调压电阻，而且每个调压电阻的阻值各不相同，通过改变控制端a、b、c、d的状态可以使4个场效应管导通或关断，从而使这4个调压电阻加入或不加入电路，即可以在VDIMM端得到16种不同的电压值。
如果控制信号是一个串行总线控制信号，则需要一串/并信号转换电路将该串行总线控制信号转换为4个并行控制信号，本实施例采用了Philips PCA9560集成电路105作为串/并信号转换电路，如图1所示，串行总线控制信号可以通过PCA9560输出4个并行控制信号D0、D1、D2、D3，分别对控制端a、b、c、d进行控制，从而实现了通过串行总线信号来控制内存电压的功能。在本实施例中，由于控制端a、b、c、d所需要的控制信号的电平要求高，PCA9560输出的4个控制信号D0、D1、D2、D3可能达不到控制端a、b、c、d的电平要求，所以，为了保证逻辑控制信号的可靠性，该4个逻辑控制信号D0、D1、D2、D3还要通过一电平驱动电路106转变成4个电平信号A、B、C、D，该4个电平信号分别控制控制端a、b、c、d，从而实现通过总线信号控制内存电压。
本实施例中通过控制信号A、B、C、D控制场效应管1、2、3、4的导通和关断，从而使调压支路加入到或分离出电压拉偏电路，进一步改变电流I，最终在输出端g实现2.2V-2.8V的内存电压值，如表1所示为控制信号A、B、C、D对应的电压值，其中的A、B、C、D分别代表控制信号A、B、C、D的电平状态。“1”表示高电平，“0”表示低电平。
| VDIMM | 2.20 | 2.24 | 2.28 | 2.32 | 2.36 | 2.40 | 2.44 | 2.48 | 2.52 | 2.56 | 2.60 | 2.64 | 2.68 | 2.72 | 2.76 | 2.80 |
| A | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| B | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| C | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| D | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
表1
在本实施例中，因为电压只要有16个台阶的变化就能满足设计需求，所以本实施例中只采用了4个调压支路。如果电压变化有更高精度的要求，则可增加相应的调压支路，比如，采用5个调压支路可以获得32个台阶的变化，采用6个调压支路可获得64个台阶的变化，依此类推。
以上所述的电压拉偏电路是对DDR内存的工作电压VDIMM进行拉偏，对DDR内存的参考电压VERF进行拉偏的电压拉偏电路和此电压拉偏电路相同，只不过其输出端g为DDR内存提供拉偏参考电压VERF。
因为对DDR内存的拉偏方式有两种：工作电压和参考电压的同时拉偏和分别拉偏，所以本发明用一个跳线电路来实现两种拉偏方式的转变，如图2所示，跳线电路由分压电路201连接跳线开关202构成；分压电路201的高电位端h连接对工作电压进行拉偏的电压拉偏电路203的拉偏电压输出端g，并接工作电压的输出端；分压电路201的分压端i连接跳线开关202的一固定端j，跳线开关202的另一固定端l连接对参考电压进行拉偏的电压拉偏电路204的拉偏电压输出端g’，跳线开关202的活动端k接参考电压的输出端。分压电路201的分压电阻R5和分压电阻R6阻值的比值可以根据VDIMM和VERF的比值进行选择，在本实施例中由于VERF的值为1/2VDIMM，所以分压电阻R5和分压电阻R6阻值相等。当跳线开关202的活动端k和j端相连时，因为分压电阻R5和分压电阻R6阻值相等，所以不论工作电压VDIMM为何值，参考电压VERF总是等于1/2VDIMM，从而实现工作电压和参考电压的同时拉偏；当跳线开关202的活动端k和l端相连时，工作电压和参考电压分别由各自的电压拉偏电路进行拉偏，从而实现分别拉偏。
Claims (5)
1、一种电压拉偏模块，其特征在于：电压拉偏模块包括至少一个电压拉偏电路；所述的电压拉偏电路包括n条由调压电阻和场效应管串联构成的调压支路和一稳压支路；所述各调压支路的控制端即场效应管的输入端接收电压拉偏控制信号，各调压支路的输出端并接；所述的稳压支路包括分压电路和稳压器件，稳压器件的输出端连接分压电路的分压点并与调压支路的输出端并接点连接，分压电路的高电位端输出拉偏电压，n为正整数。
2、如权利要求1所述的一种电压拉偏模块，其特征在于，所述电压拉偏模块还包括电平驱动电路，电平驱动电路的各输出端和所述电压拉偏电路各调压支路的控制端一一对应连接。
3、如权利要求2所述的一种电压拉偏模块，其特征在于，所述电压拉偏模块还包括串/并信号转换电路，串/并信号转换电路的输入端接收串行总线电压拉偏控制信号，串/并信号转换电路的各输出端和所述电平驱动电路的各输入端一一对应连接。
4、如权利要求1所述的一种电压拉偏模块，其特征在于，所述电压拉偏模块还包括串/并信号转换电路，串/并信号转换电路的输入端接收串行总线电压拉偏控制信号，串/并信号转换电路的各输出端和所述电压拉偏电路各调压支路的控制端一一对应连接。
5、如权利要求1所述的一种电压拉偏模块，其特征在于，所述的电压拉偏模块还包括实现两种电压同时拉偏或独立拉偏的跳线电路；跳线电路由分压电路连接跳线开关构成；分压电路的高电位端连接一电压拉偏电路的拉偏电压输出端，并接第一种电压的输出端；分压电路的分压端连接跳线开关一固定端，跳线开关另一固定端连接另一电压拉偏电路的拉偏电压输出端，跳线开关的活动端接第二种电压的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03206587 CN2629121Y (zh) | 2003-07-29 | 2003-07-29 | 一种电压拉偏模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03206587 CN2629121Y (zh) | 2003-07-29 | 2003-07-29 | 一种电压拉偏模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2629121Y true CN2629121Y (zh) | 2004-07-28 |
Family
ID=34241552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03206587 Expired - Lifetime CN2629121Y (zh) | 2003-07-29 | 2003-07-29 | 一种电压拉偏模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2629121Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106844117A (zh) * | 2016-12-28 | 2017-06-13 | 曙光信息产业(北京)有限公司 | 一种内存电压拉偏测试系统 |
| CN114720851A (zh) * | 2022-04-01 | 2022-07-08 | 珠海妙存科技有限公司 | 一种芯片电源兼容性验证系统及方法 |
-
2003
- 2003-07-29 CN CN 03206587 patent/CN2629121Y/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106844117A (zh) * | 2016-12-28 | 2017-06-13 | 曙光信息产业(北京)有限公司 | 一种内存电压拉偏测试系统 |
| CN114720851A (zh) * | 2022-04-01 | 2022-07-08 | 珠海妙存科技有限公司 | 一种芯片电源兼容性验证系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272584A (en) | Hot-plugging circuit for the interconnection of cards to boards | |
| US4477741A (en) | Dynamic output impedance for 3-state drivers | |
| US20060227798A1 (en) | Configurable data port for I2C or single-wire broadcast interface | |
| JP3966016B2 (ja) | クランプ回路 | |
| US5909065A (en) | Multi-stage precharging system to limit power supply transients when printed circuit boards are plugged in | |
| CN113704157B (zh) | 一种基于总线控制多路不同电平复位信号的系统 | |
| US8583345B2 (en) | Control chip for providing the basic functionality of a control unit | |
| CN2629121Y (zh) | 一种电压拉偏模块 | |
| CN102915076A (zh) | 计算机主板及其电压调节电路 | |
| CN101551698B (zh) | 一种内存电压调节方法以及计算机主板 | |
| US7076745B2 (en) | Semiconductor integrated circuit device | |
| CN1277200C (zh) | 一种计算机电压拉偏和环境测试系统 | |
| JP2830786B2 (ja) | 活線挿抜回路 | |
| CN100463321C (zh) | 防止芯片误动作电路 | |
| US20100013539A1 (en) | Communication circuit with selectable signal voltage | |
| CN218122537U (zh) | Ldo电路、电源管理系统和主控芯片 | |
| US6580311B2 (en) | Circuit configuration for supplying voltage to an integrated circuit via a pad | |
| WO2019173666A1 (en) | Rise and fall time mismatch adjustment circuit for usb-on-the-go modules | |
| CN115453936A (zh) | 驱动扩展接口电路、转接电路板及空调设备 | |
| KR101139135B1 (ko) | Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 | |
| CN111984564A (zh) | 一种应用于音频芯片的烧录电路与主板 | |
| CN102147635A (zh) | 时序控制电路 | |
| CN1797885A (zh) | 防止芯片误动作电路 | |
| CN1445633A (zh) | 电源电路 | |
| CN1530788A (zh) | 一种调节稳压电路输出电压的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING YONGHANXINGGANG BIOISYSTECH CO., LTD. Free format text: FORMER OWNER: LIANXIANG (BEIJING) CO. LTD. Effective date: 20090925 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090925 Address after: Beijing economic and Technological Development Zone Hongda North Road, 12 innovation building, block B, zone 319, three, post code: 100176 Patentee after: Beijing NYMPHAVN Biotechnology Co., Ltd.. Address before: No. 6, Pioneer Road, Haidian District information industry base, Beijing, 100085 Patentee before: Lenovo (Beijing) Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20130729 Granted publication date: 20040728 |