CN1369137A - 用于经引脚给集成电路供电的电路装置 - Google Patents

用于经引脚给集成电路供电的电路装置 Download PDF

Info

Publication number
CN1369137A
CN1369137A CN00811285A CN00811285A CN1369137A CN 1369137 A CN1369137 A CN 1369137A CN 00811285 A CN00811285 A CN 00811285A CN 00811285 A CN00811285 A CN 00811285A CN 1369137 A CN1369137 A CN 1369137A
Authority
CN
China
Prior art keywords
pin
integrated circuit
circuit
switch
supply power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00811285A
Other languages
English (en)
Other versions
CN1263222C (zh
Inventor
H·柯克霍夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1369137A publication Critical patent/CN1369137A/zh
Application granted granted Critical
Publication of CN1263222C publication Critical patent/CN1263222C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种用于经引脚给集成电路供电的电路装置,其中所述的引脚与所述集成电路上的施密特触发器相连,并被装设用来配置所述的集成电路,其中,所述的集成电路具有用于供电的许多供电电压。根据本发明,所述的引脚分别经一个开关被连接到各自的供电电压上,并且通过由至少一个芯片内部控制信号进行控制的控制电路来接通或关断所述的开关。

Description

用于经引脚给集成电路供电的电路装置
本发明涉及一种如权利要求1的前序部分所述的用于经引脚给集成电路供电的电路装置和一种如权利要求9的前序部分所述的用于经引脚供电和配置集成电路的方法。
在研制集成电路的过程中，一个最重要的目的就是节省宝贵的芯片面积。集成电路越小，在制造时每个板片的有效产量就越高。在其中装入集成电路的芯片外壳构成了另一成本因素。在此，所述的外壳类型主要是由集成电路的引脚或接线端子的数量决定的。因此，为了能使用廉价的芯片外壳，力图在研制集成电路时节省引脚。
在诸如微处理器或昂贵的微控制器等复杂集成电路中，现有的许多引脚是专门装设用来供电的。但是，如果为了廉价的芯片外壳而取消一些被设置用于供电的引脚，那么就可能因为经其余的供电引脚所提供的供电电流太小而导致提高性能干扰的危险性，并且还会因EMV(电磁相容性)而使芯片相对于外部干扰更为敏感。此外，芯片自身的辐射变得更为强烈，从而可能在电子系统中干扰其它芯片或元件。同样，也很难取消功能引脚或为测试而设的引脚。
因此本发明的任务在于提供一种电路和方法，其中可以在集成电路中节省用于供电的引脚，而不会以上文所述的缺点为代价。
该任务由一种具有权利要求1的特征的用于经引脚给集成电路供电的电路装置和一种具有权利要求9的特征的用于经引脚供电和配置集成电路的方法来解决。本发明的优选改进方案由从属权利要求给出。
本发明涉及一种用于经引脚给集成电路供电的电路装置，其中所述的引脚与所述集成电路上的施密特触发器相连，并被装设用来配置所述的集成电路，其中，所述的集成电路具有用于供电的许多供电电压。根据本发明，所述的引脚分别经一个开关被连接到各自的供电电压上，并且通过由至少一个芯片内部控制信号进行控制的控制电路来接通或关断所述的开关。
在许多集成电路中，尤其是在极复杂的集成电路中，需要装设一些引脚来配置该集成电路。譬如可以通过该引脚调节成某个工作模式，或者为测试某个模块而把该集成电路切换成测试模式。在一种电子系统中，该引脚在集成电路的工作期间一直是与集成电路的供电电压相连的。据此，本来被装设用来配置集成电路的该引脚便也可以被用来供电。因此并不会损害引脚的本来功能，而是将其保留了下来。但是，只能通过所述的引脚把施加用于配置的电压提供给该集成电路。为此，本发明在该集成电路上装设了开关，它把所述的引脚分别连接到集成电路的供电电压上。由此有利地节省了用于供电的引脚。
优选地，由所述的控制电分别经驱动电路来接通或关断所述的开关，其中所述驱动电路的输入端直接与所述的引脚相连。为此，由该控制电路来截止或接通所述利用引脚上的电压切换所述开关的驱动电路。
所述驱动电路的输出端优选地经电阻与集成电路上的供电电压之一相连。这将导致一种拉拔功能，使得即便在驱动电路被关断的情况下，所述驱动输出也能处于预定的电位，且所述的开关被预定地接通或关断。
所述的开关尤其被实施为功率晶体管。为了经引脚给集成电路提供足够的电流，功率晶体管尤其适用于流经引脚的大电流。相反，简单的晶体管却限定了可能流经引脚的供电电流。
在本发明的一种实施方案中，所述的集成电路优选地具有第一供电电压和第二供电电压以及第一开关和第二开关。其中，第一开关把所述的引脚与所述的第一供电电压相连，而第二开关把所述的引脚与所述的第二供电电压相连。许多集成电路在如今是利用两种供电电压、譬如5V和0V进行供电。在该情形下，恰好只需要两个开关来执行本发明，由它们把所述的引脚与譬如5V和0V相连。
优选地，所述的引脚通过第三晶体管的负载段和第四晶体管的负载段被连接到所述的第一供电电压或第二供电电压上，其中所述第三晶体管的控制端与所述的第二供电电压相连，所述第四晶体管的控制端与所述的第一供电电压相连。在本发明的该实施方案中避免了所述引脚的“漂移”，只要没有外部电压，该引脚就处于预定的电位。
所述的第一和第二晶体管尤其被实施为MOS晶体管。当用纯粹的MOS工艺制造集成电路时，该实施方案是比较有利的。可选地，所述的第一和第二晶体管可以实施为双极晶体管。如果用双CMOS工艺制造该集成电路，则可以提供该实施方案，因为双极晶体管尤其适合作为电流源，并能胜任较大的电流。
本发明还涉及一种用于经引脚供电和配置集成电路的方法，其中在所述的引脚上存在一个电压。根据本发明，在该方法中装设一种如权利要求1所述的电路装置，以便经集成电路上的引脚给该集成电路供电，而且该电压既被用来配置所述的集成电路，又被用来给该集成电路供电。
从下面联系附图对实施例的阐述中可以得出本发明的其它优点和应用可能性。在附图中：
图1示出了用于经引脚给集成电路供电的电路装置的原理实施方案，以及
图2示出了用于经引脚给集成电路供电的电路装置在MOS工艺中的实际实现。
在图1中示出了集成电路的一部分。示出的有第一引脚1、第二引脚2和第三引脚3，其中，所述的第一引脚用于经第一供电线10给该集成电路输入譬如为5V的供电电压，所述的第二引脚用于配置该集成电路，而所述的第三引脚用于将该集成电路连接到譬如为0V电位的参考电位线11上。
所述的第二引脚与施密特触发器9相连，该触发器的输出信号13被用来配置该集成电路。在此，施密特触发器9从第二引脚2上的电压中产生一个适用于集成电路上的再处理的逻辑电平。此外，该施密特触发器9还滤除掉引脚2上的干扰电压。
所述的第二引脚2经第一开关4与所述的第一供电线10相连。另外还由第二开关5把该第二引脚2连接到参考电位线11上。
第一开关4由第一三态变换器6控制。第二开关5由第二三态变换器7控制。第一三态变换器6和第二三态变换器7由控制电路8接通或关断。控制电路8由芯片内部信号12、譬如复位信号进行控制。第一三态变换器6和第二三态变换器7的输入端与所述的第二引脚2相连。第一三态变换器6和第二三态变换器7的输出端分别经电阻R被连接到供电线10和参考电位线11上。
在电路装置的工作状态下，所述第二引脚2上存在一个譬如为5V的用于配置的外部电压。在该情形下，该外部电压除了用于配置之外，还被用于给集成电路提供5V的供电电压。由控制电路8把两个三态变换器6和7接通。在两个三态变换器6和7的输入端上施加该外部电压。由两个三态变换器6和7变换所述的电压，并将变换后的电压输入到第一开关4或第二开关5。第一开关4的输入端相对于第二开关5的输入端被如此地倒置，使得只有第一开关4接通，而第二开关5保持断开。从而第二引脚2与供电线10相连，而且由外部电压经第二引脚2和第一开关4给集成电路提供5V的外部电压。如果集成电路不需要经第二引脚2供电，那么就由控制电路8将两个三态变换器6和7关断。在该情形下，电阻R导致第一开关4和第二开关5的输入端上分别出现第一供电电压和参考电位。于是，两个开关断开，位于第二引脚2和供电线及参考电位线之间的连接被分开。
在图2中同样也示出了集成电路的一部分。第一引脚61用于经第一供电线63给集成电路提供电压，譬如输入5V。所述的集成电路经第三引脚62与参考电位相连。为此，该第三引脚在集成电路上与参考电位线64相连。第二引脚50用于配置所述的集成电路。
第二引脚与施密特触发器60相连，而该触发器的输出信号65被输至集成电路的内部模块，并在那儿调节集成电路的某种工作状态。在此，由施密特触发器60从第二引脚50上的电压中产生一个逻辑电平，该电平与在集成电路上所使用的逻辑电平相对应。此外，由施密特触发器60滤除第二引脚50上的干扰电压。德国专利文献DE 44 27 015 C1所公开的电路尤其适合作为该施密特触发器。
第二引脚50经第一p沟道MOS晶体管53的负载段与第一供电线63相连。此外，由第一n沟道MOS晶体管54的负载段把第二引脚50与参考电位线64连接起来。所述第一p沟道MOS晶体管53和第一n沟道MOS晶体管54是作为功率晶体管来设计的，以便经所述第二引脚50给集成电路提供电流。
所述的第一p沟道MOS晶体管53由“与非”门57进行控制。第一n沟道MOS晶体管54由“或非”门58控制。所述“与非”门57的第一输入端由集成电路的“允许”信号66控制。该“允许”信号66另外还经变换器59控制所述“或非”门58的第一输入端。所述“与非”门57和“或非”门58的第二输入端被连接到第二引脚50上。如果“允许”信号66为逻辑零，则关断经第二引脚50的供电。
同样，第二p沟道MOS晶体管51或第二n沟道MOS晶体管52的负载段把所述第二引脚50连接到相应的供电线上。如果在该电路中布置所述的第二p沟道MOS晶体管51，则把该第二p沟道MOS晶体管51的门极接到参考电位线64上，以便总是接通该第二p沟道MOS晶体管51和把第二引脚50置为预定的电位。如果在该电路中装设所述的第二n沟道MOS晶体管52，则把该第二n沟道MOS晶体管52的门极接到参考电位线63上，以便总是接通该第二p沟道MOS晶体管52和把第二引脚50置为预定的电位。换句话说，p沟道MOS晶体管51和n沟道MOS晶体管52不是同时集成在电路中，而是只应调节所述的基态。因此，如果施密特触发器60需要正的默认值，则使用p沟道MOS晶体管51，否则为施密特触发器60的负默认值使用所述的沟道MOS晶体管52。尽管两个晶体管51、52并不是同时存在于相应的电路中，但为了覆盖所述的两个方案，在图2中插入了该两个晶体管。
第三n沟道MOS晶体管55的门极和第三p沟道MOS晶体管56的门极分别被连接到“与非”门57和“或非”门58的输出端上，并分别构成了一个电容，该电容一方面延迟了所述第一p沟道MOS晶体管53和第一n沟道MOS晶体管56的接通，另一方面还作为米勒电容把供电线63或64的内部干扰/电压尖峰正反馈到功率晶体管53或54的门极上，其中，米勒电容形式的作用是想要得到的主要效应。功率晶体管由此得到了更强烈的控制，这也进一步降低了其RDSon，从而附加地衰减了干扰/电压尖峰。所述第三p沟道MOS晶体管56和第三n沟道MOS晶体管55的负载段被并联在参考电位线64或供电线63上，并作用为米勒电容。
如果集成电路经第一引脚61和第三引脚62被接通到供电电压或参考电位上，则“允许”信号66首先变为逻辑零，以及第一p沟道MOS晶体管53和第一n沟道MOS晶体管54被关断。所述第二引脚50由此只用于集成电路的配置。一旦集成电路开始工作，“允许”信号66便可以变为逻辑1。根据相应于外部电压在第二引脚50上出现何种逻辑电平来把“与非”门57的输出置为0逻辑(第二引脚50上的逻辑电平＝1!)，以及把“或非”门58的输出置为逻辑0或把“与非”门57的输出置为逻辑1(第二引脚50上的逻辑电平＝0！)。第一p沟道MOS晶体管53被接通以及第一n沟道MOS晶体管54被关断，或者第一p沟道MOS晶体管53被关断以及第一n沟道MOS晶体管54被接通。同时，第二引脚50上的外部电压经施密特触发器60被传送给该集成电路以用于分析。
所公开的电路装置不仅可以用于供电，而且还适用于构成譬如50欧姆同轴线的终端的引脚。在此，可以利用因供电而由该终端所消耗的能量。所以必须如此地扩展所述的电路装置，使得要被终止的导线总是可以看到实数和恒定的终端电阻。于是可以将该电阻上的电压降用于芯片内部的供电。

Claims (9)

1.用于经引脚给集成电路供电的电路装置，其中所述的引脚(2；50)与所述集成电路上的施密特触发器(9；60)相连，并被装设用来配置所述的集成电路，其中，所述的集成电路具有用于供电的许多供电电压(10，11；63，64)，
其特征在于：
所述的引脚(2；50)分别经一个开关(4；53)被连接到各自的供电电压(10；63)上，并且通过由至少一个芯片内部控制信号(12；66)进行控制的控制电路(6-8；57-59)来接通或关断所述的开关(4，5；53，54)。
2.如权利要求1所述的电路装置，其特征在于：
由所述的控制电路(8；57-59)分别经驱动电路(6，7；57，58)来接通或关断所述的开关(4，5；53，54)，其中所述驱动电路(6，7；57，58)的输入端与所述的引脚(2)相连。
3.如权利要求2所述的电路装置，其特征在于：
所述驱动电路(6，7；57，58)的输出端经电阻(R)与供电电压(10，11；63，64)之一相连。
4.如权利要求2或3之一所述的电路装置，其特征在于：
所述的开关(4，5；53，54)被实施为功率晶体管。
5.如权利要求1～4之一所述的电路装置，其特征在于：
所述的集成电路具有第一供电电压(10；63)和第二供电电压(11；64)以及第一开关(4；53)和第二开关(5；54)，其中第一开关(4；53)把所述的引脚(2；50)与所述的第一供电电压(10；63)相连，而第二开关(5；54)把所述的引脚(2；50)与所述的第二供电电压相连。
6.如权利要求5所述的电路装置，其特征在于：
所述的引脚(50)通过第三晶体管(51)的负载段和第四晶体管(52)的负载段被连接到所述的第一供电电压(63)或第二供电电压(64)上，其中所述第三晶体管(51)的控制端与所述的第一供电电压(63)相连，所述第四晶体管(52)的控制端与所述的第二供电电压(64)相连。
7.如权利要求6或7之一所述的电路装置，其特征在于：
所述的第一和第二晶体管(53-54)被实施为MOS晶体管。
8.如权利要求6或7之一所述的电路装置，其特征在于：
所述的第一和第二晶体管(53-54)被实施为双极晶体管。
9.用于经引脚(2；50)供电和配置集成电路的方法，其中在所述的引脚(2；50)上存在一个电压，其特征在于：
装设一种如权利要求1所述的电路装置，以便经集成电路上的引脚给该集成电路供电，而且该电压既被用来配置所述的集成电路，又被用来给该集成电路供电。
CNB008112851A 1999-08-04 2000-08-04 用于经引脚给集成电路供电的电路装置 Expired - Fee Related CN1263222C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19936606.3 1999-08-04
DE19936606A DE19936606C1 (de) 1999-08-04 1999-08-04 Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad mit Konfiguriermöglichkeit der integrierten Schaltung

Publications (2)

Publication Number Publication Date
CN1369137A true CN1369137A (zh) 2002-09-11
CN1263222C CN1263222C (zh) 2006-07-05

Family

ID=7917095

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008112851A Expired - Fee Related CN1263222C (zh) 1999-08-04 2000-08-04 用于经引脚给集成电路供电的电路装置

Country Status (6)

Country Link
US (1) US6580311B2 (zh)
EP (1) EP1201033B1 (zh)
JP (1) JP3616764B2 (zh)
CN (1) CN1263222C (zh)
DE (2) DE19936606C1 (zh)
WO (1) WO2001011778A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440225C (zh) * 2002-11-14 2008-12-03 塞瑞斯逻辑公司 具有自动针脚短接配置的集成电路
CN103716034A (zh) * 2013-12-31 2014-04-09 上海贝岭股份有限公司 一种芯片引脚复用电路
CN108021059A (zh) * 2016-11-03 2018-05-11 通用汽车环球科技运作有限责任公司 配置接线的方法和装置
CN108461472A (zh) * 2018-03-29 2018-08-28 邓丽萍 一种使用引线框键合配置芯片的装置和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10029835C1 (de) 2000-06-16 2001-10-25 Infineon Technologies Ag Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung
DE10115100A1 (de) * 2001-03-27 2002-10-10 Atmel Germany Gmbh Verfahren zur Vergrößerung des Versorgungsspannungsbereichs einer integrierten Schaltung
KR100549241B1 (ko) * 2003-11-18 2006-02-03 서창전기통신 주식회사 리셉터클
DE102013207455A1 (de) † 2013-04-24 2014-10-30 Brose Fahrzeugteile Gmbh & Co. Kg, Coburg System eines Gebäudes mit mehreren Schließvorrichtungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617473A (en) * 1984-01-03 1986-10-14 Intersil, Inc. CMOS backup power switching circuit
JPS63236407A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体回路
FR2616602B1 (fr) * 1987-06-12 1989-10-13 Thomson Semiconducteurs Circuit de remise sous tension pour circuit integre en technologie mos
US4970408A (en) * 1989-10-30 1990-11-13 Motorola, Inc. CMOS power-on reset circuit
US5039875A (en) * 1989-11-28 1991-08-13 Samsung Semiconductor CMOS power-on reset circuit
US5539338A (en) * 1994-12-01 1996-07-23 Analog Devices, Inc. Input or output selectable circuit pin
JP3491719B2 (ja) * 1995-12-14 2004-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路
US5936447A (en) * 1997-01-02 1999-08-10 Texas Instruments Incorporated Power-up input bias circuit and method
US5991910A (en) * 1997-10-29 1999-11-23 Microchip Technology Incorporated Microcontroller having special mode enable detection circuitry and a method of operation therefore
DE19808525A1 (de) * 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440225C (zh) * 2002-11-14 2008-12-03 塞瑞斯逻辑公司 具有自动针脚短接配置的集成电路
CN103716034A (zh) * 2013-12-31 2014-04-09 上海贝岭股份有限公司 一种芯片引脚复用电路
CN103716034B (zh) * 2013-12-31 2016-08-17 上海贝岭股份有限公司 一种芯片引脚复用电路
CN108021059A (zh) * 2016-11-03 2018-05-11 通用汽车环球科技运作有限责任公司 配置接线的方法和装置
CN108021059B (zh) * 2016-11-03 2020-07-07 通用汽车环球科技运作有限责任公司 配置接线的方法和装置
CN108461472A (zh) * 2018-03-29 2018-08-28 邓丽萍 一种使用引线框键合配置芯片的装置和方法

Also Published As

Publication number Publication date
DE50011917D1 (de) 2006-01-26
EP1201033A1 (de) 2002-05-02
WO2001011778A1 (de) 2001-02-15
JP2003533069A (ja) 2003-11-05
US6580311B2 (en) 2003-06-17
JP3616764B2 (ja) 2005-02-02
US20020089367A1 (en) 2002-07-11
CN1263222C (zh) 2006-07-05
DE19936606C1 (de) 2000-10-26
EP1201033B1 (de) 2005-12-21

Similar Documents

Publication Publication Date Title
CN1128497C (zh) 脉宽调制控制设备
CN1305289C (zh) 从一个移动设备向另一个移动设备充电的装置
CN1866709B (zh) 发光二极管驱动电路
JP4295389B2 (ja) 過電流状態からの保護及び電気的無負荷検出のための回路並びに方法
CN103825603A (zh) 具有开关输出晶体管的被缓冲的电隔离器
CN1263222C (zh) 用于经引脚给集成电路供电的电路装置
CN1134204A (zh) 使用自举二极管仿真器的桥式电路的驱动电路
CN101690407B (zh) 用于调光器电路的电感负载传感器
CN105873312B (zh) 利用改变导通角作为控制命令的控制装置
CN104380052A (zh) 用于控制电气负载的方法、装置和系统
CN104025713A (zh) 低功率待机关断电路
CN102436218B (zh) 输出电路和输出装置
CN1073304C (zh) 双线电源电子开关
CN1725614A (zh) 具有隔离式接地的电子电路
CN1048121C (zh) 功率限制稳压器
US8488353B2 (en) Control integrated circuit with combined output and input
CN1166422A (zh) 机动车用电池充电电压控制电路
CN108845611B (zh) 干触点外设接口
US11032890B1 (en) Dimmable lamp switch control device
CN1039467C (zh) 电路装置
CN1355903A (zh) 用于把总线用户耦合到总线系统的总线上的接口
CN212258439U (zh) 一种电源阵列管理器
EP0606444B1 (en) Series circuit provided with by-pass circuits
CN2935618Y (zh) 电子控制装置
CN1213445A (zh) 用于使一个可存储编程的控制装置的一组件连接到一根母线上的母线区段或母线接通装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20160804