CN221239428U - 一种全闪存存储器供电维持模块 - Google Patents
一种全闪存存储器供电维持模块 Download PDFInfo
- Publication number
- CN221239428U CN221239428U CN202323413748.8U CN202323413748U CN221239428U CN 221239428 U CN221239428 U CN 221239428U CN 202323413748 U CN202323413748 U CN 202323413748U CN 221239428 U CN221239428 U CN 221239428U
- Authority
- CN
- China
- Prior art keywords
- power supply
- switch tube
- comparator
- resistor
- supply module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 claims abstract description 8
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 claims abstract description 8
- 238000012423 maintenance Methods 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000005457 optimization Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本身为全闪存存储器供电维持模块，属于闪存供电技术领域，包括第一供电模块，所述第一供电模块包括比较器U1和开关管Q1，所述开关管Q1为低电压导通，所述开关管Q1的漏极作为所述第一供电模块电压输入端Vin，所述开关管Q1的源极作为所述第一供电模块的第一输出端VCC1，所述开关管Q1的源极与电源地之间串联连接有电阻R1和电阻R2，所述电阻R1和所述电阻R2的串联点连接所述比较器U1的的同相端，所述比较器U1的反向端连接有拉升电压，所述比较器U1的输出端接所述开关管Q1的栅极，可以保证稳定供电，为闪存直接提供供电支持。
Description
技术领域
本发明涉及闪存供电技术领域，具体为一种全闪存存储器供电维持模块。
背景技术
快闪存储器是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储，以及在计算机与其他数字产品间交换传输数据，如存储卡与U盘。闪存是一种特殊的、以宏块抹写的EPROM。全闪存阵列是完全由固态存储介质（通常是NAND闪存）构成的独立的存储阵列或设备，这些系统是用于增强可能包含磁盘阵列的环境的性能，或者用于取代所有传统的硬盘存储阵列。
本申请应用于一体机的全闪存，并为闪存提供供电支持，传统设计中会为闪存留有专门供电接口，但是全闪存设备对速度的要求很高，如何提高闪存读写以及擦除速度是闪存设计中的一个重要方向。
实用新型内容
本发明提出了全闪存存储器供电维持模块，可以保证稳定供电，为闪存直接提供供电支持。
本发明的技术方案如下：
全闪存存储器供电维持模块，包括第一供电模块，所述第一供电模块包括比较器U1和开关管Q1，所述开关管Q1为低电压导通，所述开关管Q1的漏极作为所述第一供电模块电压输入端Vin，所述开关管Q1的源极作为所述第一供电模块的第一输出端VCC1，所述开关管Q1的源极与电源地之间串联连接有电阻R1和电阻R2，所述电阻R1和所述电阻R2的串联点连接所述比较器U1的同相端，所述比较器U1的反向端连接有拉升电压，所述比较器U1的输出端接所述开关管Q1的栅极。
作为本方案的进一步优化，所述第一供电模块中所述比较器U1的负极接线端连接电源地，所述比较器U1的正极接线端作为所述第一供电模块的使能端。
作为本方案的进一步优化，所述开关管Q1为PMOS管，栅极连接低电压时导通。
作为本方案的进一步优化，还包括第二供电模块，所述第一供电模块和所述第二供电模块的输入并联，所述第二供电模块包括比较器U2和开关管Q2，所述开关管Q2为低电压导通，所述开关管Q2的漏极作为所述第二供电模块电压输入端Vin，所述开关管Q2的源极作为所述第二供电模块的第二输出端VCC1，所述开关管Q2的源极与电源地之间串联连接有电阻R3和电阻R4，所述电阻R3和所述电阻R4的串联点连接所述比较器U2的同相端，所述比较器U2的反向端连接有拉升电压，所述比较器U2的输出端接所述开关管Q2的栅极。
作为本方案的进一步优化，还包括所述第一供电模块的输出端和所述第二供电模块的输出端设置有滤波电容。
作为本方案的进一步优化，所述电阻R1和所述电阻R3为可变电阻。
本发明的工作原理及有益效果为：
本申请为专门向闪存所设计的供电模块，应用本申请所提供的供电电路的设计可以输出更稳定的电压电流，保证输出电量的可控，包括第一供电模块和第二供电模块，量供电模块应用一个输入接口，可以保证输入电压的稳定和一致性，由于闪存的写入和擦除所需要的电压不同，则二个供电模块的设计可以满足这种要求，而且保证了除输出电压外其他参数的一致性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本身的电路原理图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都涉及本发明保护的范围。
如说明书附图1中1-1所示，全闪存存储器供电维持模块，包括第一供电模块，第一供电模块包括比较器U1和开关管Q1，开关管Q1为低电压导通，开关管Q1的漏极作为第一供电模块电压输入端Vin，开关管Q1的源极作为第一供电模块的第一输出端VCC1，开关管Q1的源极与电源地之间串联连接有电阻R1和电阻R2，电阻R1和电阻R2的串联点连接比较器U1的同相端，比较器U1的反向端连接有拉升电压，比较器U1的输出端接开关管Q1的栅极。第一供电模块中比较器U1的负极接线端连接电源地，比较器U1的正极接线端作为第一供电模块的使能端。开关管Q1为PMOS管，栅极连接低电压时导通。
在本电路工作时，正常情况下Vin输入稳定当Vin升高时，为了防止其突变，电流经过开关管Q1后输出，同时输出的电压还通过电阻R1施加在放大器U1的同向端，而放大器U1的反向端接拉升电压，从而反馈回的电压会降低放大器U1的输出电压，从而实现了降压的效果，保证了输出VCC1的稳定。
在本方案中，此时芯片U1为放大器，当输入至本模块的电压升高时，此时开关管Q1为导通状态，则开关管Q1的源极电压急速升高，该电压通过电阻R1反馈至放大器U1，放大器U1为负反馈放大器从而放大器U1的输出会下降，从而导致该电路的输出电压下降。
如说明书附图1中1-2所示，还包括第二供电模块，第一供电模块和第二供电模块的输入并联，第二供电模块包括比较器U2和开关管Q2，开关管Q2为低电压导通，开关管Q2的漏极作为第二供电模块电压输入端Vin，开关管Q2的源极作为第二供电模块的第二输出端VCC1，开关管Q2的源极与电源地之间串联连接有电阻R3和电阻R4，电阻R3和电阻R4的串联点连接比较器U2的同相端，比较器U2的反向端连接有拉升电压，比较器U2的输出端接开关管Q2的栅极。
其结构与第一供电模块相似，电阻R1-R4的阻值不同，使得两个供电模块输出的电压和电流不同，保证了多重输出的需要。
还包括第一供电模块的输出端和第二供电模块的输出端设置有滤波电容。电容可以保证输出电压的平稳。
电阻R1和电阻R3为可变电阻，可以灵活调整放大降低的值和带负载能力。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.全闪存存储器供电维持模块，其特征在于，包括第一供电模块，所述第一供电模块包括比较器U1和开关管Q1，所述开关管Q1为低电压导通，所述开关管Q1的漏极作为所述第一供电模块电压输入端Vin，所述开关管Q1的源极作为所述第一供电模块的第一输出端VCC1，所述开关管Q1的源极与电源地之间串联连接有电阻R1和电阻R2，所述电阻R1和所述电阻R2的串联点连接所述比较器U1的同相端，所述比较器U1的反向端连接有拉升电压，所述比较器U1的输出端接所述开关管Q1的栅极。
2.根据权利要求1所述的全闪存存储器供电维持模块，其特征在于，所述第一供电模块中所述比较器U1的负极接线端连接电源地，所述比较器U1的正极接线端作为所述第一供电模块的使能端。
3.根据权利要求1所述的全闪存存储器供电维持模块，其特征在于，所述开关管Q1为PMOS管，栅极连接低电压时导通。
4.根据权利要求1所述的全闪存存储器供电维持模块，其特征在于，还包括第二供电模块，所述第一供电模块和所述第二供电模块的输入并联，所述第二供电模块包括比较器U2和开关管Q2，所述开关管Q2为低电压导通，所述开关管Q2的漏极作为所述第二供电模块电压输入端Vin，所述开关管Q2的源极作为所述第二供电模块的第二输出端VCC1，所述开关管Q2的源极与电源地之间串联连接有电阻R3和电阻R4，所述电阻R3和所述电阻R4的串联点连接所述比较器U2的同相端，所述比较器U2的反向端连接有拉升电压，所述比较器U2的输出端接所述开关管Q2的栅极。
5.根据权利要求4所述的全闪存存储器供电维持模块，其特征在于，还包括所述第一供电模块的输出端和所述第二供电模块的输出端设置有滤波电容。
6.根据权利要求4所述的全闪存存储器供电维持模块，其特征在于，所述电阻R1和所述电阻R3为可变电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202323413748.8U CN221239428U (zh) | 2023-12-14 | 2023-12-14 | 一种全闪存存储器供电维持模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202323413748.8U CN221239428U (zh) | 2023-12-14 | 2023-12-14 | 一种全闪存存储器供电维持模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221239428U true CN221239428U (zh) | 2024-06-28 |
Family
ID=91591388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202323413748.8U Active CN221239428U (zh) | 2023-12-14 | 2023-12-14 | 一种全闪存存储器供电维持模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221239428U (zh) |
-
2023
- 2023-12-14 CN CN202323413748.8U patent/CN221239428U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102279609B (zh) | 电压调节器及其参考电压产生电路 | |
| CN101656416B (zh) | 嵌制电源热插拔所造成电压突波的电路及相关芯片 | |
| CN102044285B (zh) | 内存供电电路 | |
| CN108241396A (zh) | 一种提高瞬态响应速度的低压差线性稳压器 | |
| CN104244527A (zh) | 一种基于负温度系数热敏电阻的led 过流保护电路 | |
| CN103051307B (zh) | 一种基于忆阻器的非挥发d触发器 | |
| CN109565242A (zh) | 串联电路、电路板及计算设备 | |
| CN103036411A (zh) | 电荷泵电路 | |
| CN104102318A (zh) | 电源电路 | |
| CN221239428U (zh) | 一种全闪存存储器供电维持模块 | |
| CN101196774A (zh) | 主板供电电路 | |
| CN101763134B (zh) | 并联稳压电路 | |
| CN102193607B (zh) | 供电电路 | |
| CN102193617A (zh) | 电源控制电路 | |
| CN201878110U (zh) | 用于电能量采集终端的多电源系统防电流倒灌电路 | |
| CN208890646U (zh) | 串联电路、电路板及计算设备 | |
| CN102025357B (zh) | 放电电路 | |
| CN204680386U (zh) | 一种rram电压产生系统 | |
| CN217406238U (zh) | 掉电保持电路、电源电路及用电设备 | |
| CN104778968A (zh) | 一种rram电压产生系统 | |
| CN105096893B (zh) | 驱动电路以及液晶显示装置 | |
| CN207117485U (zh) | 一种选择升降压式变换电路驱动供电电源的电路 | |
| CN205103696U (zh) | 一种用于nand flash的不对称稳压电路 | |
| CN206819200U (zh) | 一种假负载控制电路 | |
| CN216981785U (zh) | 一种动态电压转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |