CN208890646U

CN208890646U - 串联电路、电路板及计算设备

Info

Publication number: CN208890646U
Application number: CN201821766521.8U
Authority: CN
Inventors: 刘祥超
Original assignee: Beijing Bitmain Technology Co Ltd
Current assignee: Bitmain Technologies Inc; Beijing Bitmain Technology Co Ltd
Priority date: 2018-10-30
Filing date: 2018-10-30
Publication date: 2019-05-21
Anticipated expiration: 2028-10-30

Abstract

本实用新型实施例公开了一种串联电路、电路板及计算设备。该串联电路包括至少一组N级串联连接的芯片，每个所述芯片具有主工作电压输入端、辅助工作电压输入端和接地端，还包括与所述N级串联连接的芯片对应的N级电压钳位电路，其中每一级电压钳位电路的第一电压输入端和第二电压输入端并联连接于同级芯片的接地端和主工作电压输入端，用于稳定每一级芯片的主工作电压；其中，N为大于1的整数。本实用新型实施例通过实时调整动态电流，确保了串联电路中每一级芯片的工作电压相对稳定，提高串联电路的可靠性。

Description

串联电路、电路板及计算设备

技术领域

本实用新型涉及集成电路芯片的电源供电技术，特别是涉及一种串联电路、电路板及计算设备。

背景技术

目前基于大规模集成电路的计算设备采用传统并联电源架构存在电流过大、能源使用效率低等显著缺点，并且增加了芯片电路设计的要求和生产设计的成本。随着半导体工艺的发展，集成电路(IC)芯片的工作电源电压越来越低，工作电流越来越大，为了最大化电源的转换效率，现有技术在印刷电路板(PCB)上开始采取芯片串联的供电方式，即多组芯片采用相互串联的方式，在电源输入端和接地端之间形成多级串联的电压域。这种串联供电架构可以有效地减小电路整体供电电流，提高电源转换效率，并且可以降低电源转换部分电路器件的成本。

这种串联电路将外部电源电压VCC经过DC-DC电源模块转换为输出电压VDD给串联的IC芯片供电，每个芯片的内阻并不是完全一致的，每个芯片的内阻不同会导致供给每个芯片的工作电压不一致，从而导致有些芯片不能正常工作甚至烧毁的情况出现。因此，为保证串联的芯片都能正常工作，现有的一种实施方案是将串联的芯片组成多组待供电芯片组，通过将一电压钳位电路的多个电压输出端分别连接至相邻的两组待供电芯片组之间，从而稳定相邻的两组待供电芯片组之间的主工作电压。在该现有实施方案中，所述电压钳位电路通过可编程控制模块控制电压转换模块输出多个输出电压。但是，本实用新型的发明人发现，这种方案无法保证待供电芯片组内部的各串联芯片间的输入电压处于稳定值，从而不能确保每一级芯片的工作电源均保持稳定，降低了串联电路的可靠性。

实用新型内容

本实用新型实施例提供一种串联电路、电路板及计算设备，以解决现有技术中的问题。

第一方面，本实用新型实施例提出一种串联电路，包括：

至少一组N级串联连接的芯片，每个所述芯片具有主工作电压输入端、辅助工作电压输入端和接地端；

与所述N级串联连接的芯片对应的N级电压钳位电路，其中每一级电压钳位电路的第一电压输入端和第二电压输入端并联连接于同级芯片的接地端和主工作电压输入端，用于稳定每一级芯片的主工作电压；其中，N为大于1的整数。

在一些实施方式中，所述电压钳位电路包括运算放大器和MOS管，所述运算放大器的正相输入端经由第一电阻连接至第一电压输入端，经由第二电阻连接至第二电压输入端，所述运算放大器的反相输入端经由一稳压管连接至第一电压输入端，经由第三电阻连接至第二电压输入端，所述运算放大器的输出端经由第一电容器连接至所述反相输入端；所述MOS管的栅极连接至所述运算放大器的输出端，源极连接至所述第一电压输入端，漏极连接至所述第二电压输入端。

在一些实施方式中，所述第一电容器的两端并联连接RC串联电路，所述RC串联电路包括串联连接的第四电阻和第二电容。

在一些实施方式中，所述运算放大器的两个供电端分别连接至第一外部直流电压和所述第一电压输入端。

在一些实施方式中，所述第一外部直流电压和第一电压输入端的电压差为一预定值。

在一些实施方式中，所述串联电路还包括：与所述N级电压钳位电路对应的低压差线性稳压单元，所述低压差线性稳压单元将第二外部直流电压转换为第一外部直流电压。

第二方面，本实用新型实施例提出一种串联电路，包括：

与所述N级串联连接的芯片对应的N-1级电压钳位电路，其中每一级电压钳位电路的电压输出端的分别连接至相邻连接的所述芯片之间的主工作电压输入端，每一级电压钳位电路的电压输入端连接第一外部直流电压，用于稳定每一级芯片的主工作电压。

在一些实施方式中，所述电压钳位电路包括误差比较单元、PWM生成单元、MOS管驱动单元、MOS管单元，所述误差比较单元分别接收所述MOS管单元的输出电压和所述第一外部直流电压，并输出所述输出电压和第一外部直流电压的误差比较信号给所述PWM生成单元，所述PWM生成单元基于所述误差比较信号生成PWM信号，控制所述MOS管驱动单元驱动所述MOS管单元输出所述输出电压，其中所述输出电压连接至相邻连接的所述芯片之间的主工作电压输入端。

在一些实施方式中，所述电压钳位电路还包括至少一个归一化电路单元，用于对输入至所述误差比较单元所述输出电压和第一外部直流电压进行归一化处理。

在一些实施方式中，所述归一化电路单元包括分压电路单元，用于对输入至所述误差比较单元所述输出电压和第一外部直流电压进行分压处理。

第三方面，本实用新型实施例提出一种电路板，所述电路板包括如第一方面或第二方面任一实施方式所述的串联电路。

第四方面，本实用新型实施例提出一种计算设备，所述计算设备包括如第一方面或第二方面任一实施方式所述的串联电路。

本实用新型实施例在串联的每一级芯片的主工作电压输入端和接地端并联连接一电压钳位电路，或者在相邻的每一级芯片之间的主工作电压输入端连接一电压钳位电路，通过实时调整动态电流，确保了串联电路中每一级芯片的工作电压相对稳定，提高串联电路的可靠性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例第一方面提供的串联电路的结构示意图；

图2为本实用新型实施例第一方面的串联电路中第一实施方式的电压钳位电路40的电路示意图；

图3为本实用新型实施例第一方面的串联电路中第二实施方式的电压钳位电路40的电路示意图；

图4为本实用新型实施例第二方面提供的串联电路的结构示意图；

图5为本实用新型实施例第二方面的串联电路中电压钳位电路60的电路示意图；

图6是本实用新型实施例第三方面提供的电路板100的结构示意图；

图7是本实用新型实施例第四方面提供的计算设备200的结构示意图。

具体实施方式

为了能够更加详尽地了解本实用新型实施例的特点与技术内容，下面结合附图对本实用新型实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本实用新型实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

图1为本实用新型实施例第一方面提供的串联电路的结构示意图。如图1所示，该串联电路包括：

至少一组N级串联连接的芯片10，其中每个芯片具有主工作电压输入端(如图中V1,V2,…，Vn所示出)、辅助工作电压输入端(如图中V1’,V2’,…,Vn’示出)和接地端(Vss)，其中，N，n为大于1的整数；

与所述N级串联连接的芯片对应的N级电压钳位电路40，其中每一级电压钳位电路的第一电压输入端和第二电压输入端并联连接于同级芯片的接地端和主工作电压输入端，用于稳定每一级芯片的主工作电压。

本实施方式中，该串联芯片可以是一组串联芯片组，或者也可以是两组或两组以上的串联芯片组，串联芯片组之间并联连接。以一组六个(即N＝6)芯片串联供电为例，每个芯片的主工作电压一般为1.5V，外部供电端VCC1提供12V直流电压，主DC-DC电源将12V直流电压转换为9V作为第6级(最高级)芯片的主工作电压，假设每个芯片的内阻相同，每个芯片的主工作电压为1/6*9V，那么输入给每个芯片的主工作电压输入端的电压值依次递减，即9V、7.5V、6V、4.5V、3V、1.5V，这样在每个芯片上均会提供1.5V的均衡主工作电压。

但是，实际上，由于串联芯片的内阻并不完全相同，当串联芯片数量增多时，无法保证每个芯片上的主工作电压完全一致，从而可能会导致有些芯片不能正常工作甚至烧毁的情况出现。为了解决这个问题，本实施例针对该多级串联连接的芯片对应设置多级电压钳位电路1-N，每一级电压钳位电路并联连接在每一级芯片的主工作电压输入端和接地端，基于该电压钳位电路的钳位作用，使得每一级芯片的主工作电压保持在稳定的工作电压值，从而保证了该串联芯片中每个芯片上输入的主工作电压稳定均衡，提高了串联电路的可靠性。

在一些可选的实施方式中，所述串联电路还可以包括：

主DC-DC电源20(即图1中的主DC-DC电路)，其中所述主DC-DC电源的电压输入端连接外部直流电压VCC1，最高级芯片N的主工作电压输入端连接所述主DC-DC电源的电压输出端，每一级芯片的接地端与下一级芯片的主工作电压输入端相连，最低级芯片1的接地端Vss连接地GND，从而经由每一级芯片的主工作电压输入端分别为每一级芯片提供主工作电压；

与所述N级串联连接的芯片对应的N级辅助DC-DC电源30，其中每一级辅助DC-DC电源(即图1中的辅助DC-DC电路)的电压输入端连接至所述外部直流电压VCC1，每一级辅助DC-DC电源的接地端分别连接至同级芯片的接地端，每一级辅助DC-DC电源的电压输出端连接至同级芯片的辅助工作电压输入端，从而经由每一级芯片的辅助工作电压输入端分别为每一级芯片提供辅助工作电压。

在一些可选的实施方式中，该串联电路还可以为每一级电压钳位电路40对应设置低压差线性稳压单元(LDO)50，LDO单元50接收外部直流电压VCC2的直流电压，经过电压转换为每一级电压钳位电路40提供工作电压。

图2为本实用新型实施例第一方面的串联电路中电压钳位电路40的电路示意图。如图2所示，该电压钳位电路40包括:运算放大器OP和MOS管M1，该运算放大器OP的正相输入端经由第一电阻R1连接至第一电压输入端Vn-1，经由第二电阻R2连接至第二电压输入端Vn，该运算放大器OP的反相输入端经由一稳压管D1连接至第一电压输入端Vn-1，经由第三电阻R3连接至第二电压输入端Vn，该运算放大器的输出端经由第一电容C1连接至该反相输入端；所述MOS管M1的栅极连接至该运算放大器OP的输出端，源极连接至该第一电压输入端Vn-1，漏极连接至该第二电压输入端Vn。

本实施方式中，通过运算放大器的输出端经由第一电容C1连接至反相输入端，构成负反馈电路。当该电压钳位电路的第二电压输入端Vn和第一电压输入端Vn-1分别并联在芯片N的主工作电压输入端和接地端，当芯片两端的电压差(Vn减去Vn-1得到的差值)超过预设差值(例如1.5V)时，运算放大器OP的反相输入端电压高于正相输入端电压，那么输出端的输出电压通过第一电容C1和稳压管D1的作用，可以将运算放大器OP的反相输入端电压趋于稳定；并且，MOS管M1的内阻可为0～∞(即短路至开路)，通过其栅极连接运算放大器OP的输出电压，其内阻相应改变，从而当芯片内阻增大，芯片两端的电压差(Vn减去Vn-1得到的差值)超过预设差值(例如1.5V)时，通过改变MOS管的内阻，可以使得电压钳位电路的等效内阻和芯片内阻并联之后的电阻，与其它串联芯片的内阻相当，从而实现串联芯片中每个芯片的电压钳位，确保每级芯片的电压相对稳定。这里以电压钳位电路40～N为例说明了对芯片10～N的电压钳位，对于其他芯片10～1、10～2、…、10～N-1的电压钳位实现方式与10～N一致，分别由各芯片对应等级的电压钳位电路实现，比如，芯片10～1对应电压钳位电路40～1，在此不再赘述。

本实施方式中，电压钳位电路实现方式摒弃了现有的降压式变换电路(Buck电路)，并且也无需额外的片外编程实现输出电压控制，通过实时调整动态电流，实现串联电路中每一级芯片的电压钳位，实现相对简单，效率相对较高，成本也相应减少。

在一些可选的实施方式中，第一电阻R1和第二电阻R2的电阻值可为几千欧姆；第三电阻R3的电阻值可为几百欧姆。第一电容C1的电容值可以为0.22μf左右。

在一些可选的实施方式中，如图2所示，该运算放大器OP的两个供电端分别连接至外部直流电压Vo和该第一电压输入端Vn-1。

在一些可选的实施方式中，该外部直流电压Vo和该第一电压输入端Vn-1的电压差为一预定值。例如，该预定值可以为4.5V。

图3为本实用新型第一方面的串联电路中第二实施方式的电压钳位电路40的电路示意图。在图2所示的电路基础上，本实施例的电压钳位电路40，如图3所示，该第一电容C1的两端还可以并联连接一RC串联电路，该RC串联电路包括串联连接的第四电阻R4和第二电容C2。该实施方式中，通过在第一电容C1上并联RC串联电路，可以滤除负反馈回路中高频噪音，实现滤波的作用。

图4为本实用新型实施例第二方面提供的串联电路的结构示意图。如图4所示，该串联电路包括：

与所述N级串联连接的芯片对应的N-1级电压钳位电路60，其中每一级电压钳位电路的电压输出端分别连接至相邻连接的所述芯片之间的主工作电压输入端，每一级电压钳位电路的电压输入端连接外部直流电压VCC3，用于稳定每一级芯片的主工作电压。

但是，实际上，由于串联芯片的内阻并不完全相同，当串联芯片数量增多时，无法保证每个芯片上的主工作电压完全一致，从而可能会导致有些芯片不能正常工作甚至烧毁的情况出现。为了解决这个问题，本实施例针对该多级串联连接的芯片对应设置多级电压钳位电路，每一级电压钳位电路的电压输出端分别连接至相邻连接的所述芯片之间的主工作电压输入端，基于该电压钳位电路的钳位作用，使得每一级芯片的主工作电压保持在稳定的工作电压值，从而保证了该串联芯片中每个芯片上输入的主工作电压稳定均衡，提高了串联电路的可靠性。

在一些可选的实施方式中，所述串联电路还可以包括：

主DC-DC电源20，其中所述主DC-DC电源的电压输入端连接外部直流电压VCC1，最高级芯片N的主工作电压输入端连接所述主DC-DC电源的电压输出端，每一级芯片的接地端与下一级芯片的主工作电压输入端相连，最低级芯片1的接地端Vss连接地GND，从而经由每一级芯片的主工作电压输入端分别为每一级芯片提供主工作电压；

与所述N级串联连接的芯片对应的N级辅助DC-DC电源30，其中每一级辅助DC-DC电源的电压输入端连接至所述外部直流电压VCC1，每一级辅助DC-DC电源的接地端分别连接至同级芯片的接地端，每一级辅助DC-DC电源的电压输出端连接至同级芯片的辅助工作电压输入端，从而经由每一级芯片的辅助工作电压输入端分别为每一级芯片提供辅助工作电压。

图5为本实用新型实施例第二方面的串联电路中电压钳位电路60的电路示意图。如图5所示，该电压钳位电路60包括:误差比较单元601、PWM生成单元602、MOS管驱动单元603、MOS管单元604(即图5中的MOS管604)。

误差比较单元601分别接收所述MOS管单元604的输出电压Vout和外部直流电压VCC3，并输出所述输出电压Vout和外部直流电压VCC3的误差比较信号给所述PWM生成单元602，所述PWM生成单元602基于所述误差比较信号生成PWM信号，控制所述MOS管驱动单元603驱动所述MOS管单元604调节所述输出电压Vout。其中，所述电压钳位电路60的输出电压Vout连接至相邻连接的芯片之间主工作电压输入端。

本实施方式中，MOS管单元604具有拉电流(source)和灌电流(sink)作用，当电压钳位电路60的输出电压Vout连接至相邻连接的芯片N和N-1之间的主工作电压输入端Vn-1，主工作电压输入端Vn-1的电压Vn-1反馈给误差比较单元601，经与采集的外部直流电压VCC3进行比较，当VCC3与Vn-1的电压差超过预设差值时，通过PWM生成单元602控制所述MOS管驱动单元603驱动所述MOS管单元604执行拉电流，来增加所述输出电压Vout。反之，当VCC3与Vn-1的电压差低于预设差值时，通过PWM生成单元602控制所述MOS管驱动单元603驱动所述MOS管单元604执行灌电流，来降低所述输出电压Vout。从而，通过实时调整动态电流，可以使得相邻连接的芯片N和N-1之间的主工作电压Vn-1保持稳定。这里以Vn-1为例进行了说明，对于V1、V2、…、Vn-2的钳位原理与Vn-1一致，在此不再赘述。如此，通过逐级连接于相邻芯片之间的电压钳位电路60，可以实现串联芯片中每个芯片的电压钳位，确保每级芯片的电压相对稳定。

本实施方式中，电压钳位电路实现方式无需额外的片外编程实现输出电压控制，通过实时调整动态电流，实现串联电路中每一级芯片的电压钳位，实现相对简单，效率相对较高，成本也相应减少。

在一些可选的实施方式中，该电压钳位电路60还可以包括归一化电路单元605-1和605-2。其中，归一化电路单元605-1用于对输入至所述误差比较单元601的外部直流电压VCC3进行采样和归一化处理。归一化电路单元605-2用于对输入至所述误差比较单元的输出电压Vout进行采样和归一化处理。

在一些可选的实施方式中，该归一化电路单元605-1和605-2包括分压电路单元，用于对输入至所述误差比较单元601的外部直流电压VCC3和输出电压Vout进行分压处理。

图6是本实用新型实施例第三方面提供的电路板100的结构示意图。如图6所示，本实用新型实施例的电路板100包括前述任意实施方式的串联电路。

图7是本实用新型实施例第四方面提供的计算设备200的结构示意图。如图7所示，本实用新型实施例的计算设备200包括前述任意实施方式的串联电路。

本实施方式中，计算设备通常可为任意能够执行计算任务的计算机或其他终端设备，对此不作任何限定。

当用于本实用新型中时，虽然术语“第一”、“第二”等可能会在本实用新型中使用以描述各元件，但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。比如，在不改变描述的含义的情况下，第一元件可以叫做第二元件，并且同样地，第二元件可以叫做第一元件，只要所有出现的“第一元件”一致重命名并且所有出现的“第二元件”一致重命名即可。第一元件和第二元件都是元件，但可以不是相同的元件。

本实用新型中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本实用新型中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本实用新型中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。

所描述的实施例中的各方面、实施方式、实现或特征能够单独使用或以任意组合的方式使用。

上述技术描述可参照附图，这些附图形成了本实用新型的一部分，并且通过描述在附图中示出了依照所描述的实施例的实施方式。虽然这些实施例描述的足够详细以使本领域技术人员能够实现这些实施例，但这些实施例是非限制性的；这样就可以使用其它的实施例，并且在不脱离所描述的实施例的范围的情况下还可以做出变化。比如，流程图中所描述的操作顺序是非限制性的，因此在流程图中阐释并且根据流程图描述的两个或两个以上操作的顺序可以根据若干实施例进行改变。作为另一个例子，在若干实施例中，在流程图中阐释并且根据流程图描述的一个或一个以上操作是可选的，或是可删除的。另外，某些步骤或功能可以添加到所公开的实施例中，或两个以上的步骤顺序被置换。所有这些变化被认为包含在所公开的实施例以及权利要求中。

另外，上述技术描述中使用术语以提供所描述的实施例的透彻理解。然而，并不需要过于详细的细节以实现所描述的实施例。因此，实施例的上述描述是为了阐释和描述而呈现的。上述描述中所呈现的实施例以及根据这些实施例所公开的例子是单独提供的，以添加上下文并有助于理解所描述的实施例。上述说明书不用于做到无遗漏或将所描述的实施例限制到本实用新型的精确形式。根据上述教导，若干修改、选择适用以及变化是可行的。在某些情况下，没有详细描述为人所熟知的处理步骤以避免不必要地影响所描述的实施例。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims

1.一种串联电路，其特征在于，包括：

2.根据权利要求1所述的串联电路，其特征在于，所述电压钳位电路包括运算放大器和MOS管，所述运算放大器的正相输入端经由第一电阻连接至第一电压输入端，经由第二电阻连接至第二电压输入端，所述运算放大器的反相输入端经由一稳压管连接至第一电压输入端，经由第三电阻连接至第二电压输入端，所述运算放大器的输出端经由第一电容器连接至所述反相输入端；所述MOS管的栅极连接至所述运算放大器的输出端，源极连接至所述第一电压输入端，漏极连接至所述第二电压输入端。

3.根据权利要求2所述的串联电路，其特征在于，所述第一电容器的两端并联连接RC串联电路，所述RC串联电路包括串联连接的第四电阻和第二电容。

4.根据权利要求2或3所述的串联电路，其特征在于，所述运算放大器的两个供电端分别连接至第一外部直流电压和所述第一电压输入端。

5.根据权利要求4所述的串联电路，其特征在于，所述第一外部直流电压和第一电压输入端的电压差为一预定值。

6.根据权利要求5所述的串联电路，其特征在于，所述串联电路还包括：与所述N级电压钳位电路对应的低压差线性稳压单元，所述低压差线性稳压单元将第二外部直流电压转换为第一外部直流电压。

7.一种串联电路，其特征在于，包括：

8.根据权利要求7所述的串联电路，其特征在于：所述电压钳位电路包括误差比较单元、PWM生成单元、MOS管驱动单元、MOS管单元，所述误差比较单元分别接收所述MOS管单元的输出电压和所述第一外部直流电压，并输出所述输出电压和第一外部直流电压的误差比较信号给所述PWM生成单元，所述PWM生成单元基于所述误差比较信号生成PWM信号，控制所述MOS管驱动单元驱动所述MOS管单元输出所述输出电压，其中所述输出电压连接至相邻连接的所述芯片之间的主工作电压输入端。

9.根据权利要求8所述的串联电路，其特征在于：所述电压钳位电路还包括至少一个归一化电路单元，用于对输入至所述误差比较单元所述输出电压和第一外部直流电压进行归一化处理。

10.根据权利要求9所述的串联电路，其特征在于：所述归一化电路单元包括分压电路单元，用于对输入至所述误差比较单元所述输出电压和第一外部直流电压进行分压处理。

11.一种电路板，其特征在于：所述电路板包括权利要求1-10任一项所述的串联电路。

12.一种计算设备，其特征在于：所述计算设备包括权利要求1-10任一项所述的串联电路。