CN101656416B

CN101656416B - 嵌制电源热插拔所造成电压突波的电路及相关芯片

Info

Publication number: CN101656416B
Application number: CN2008101839653A
Authority: CN
Inventors: 陈昆民; 邓子正; 蔡明融; 黎清胜
Original assignee: Anpec Electronics Corp
Current assignee: Anpec Electronics Corp
Priority date: 2008-08-19
Filing date: 2008-12-16
Publication date: 2012-05-23
Anticipated expiration: 2028-12-16
Also published as: TWI397231B; CN101656416A; US7940107B2; TW201010226A; US20100045357A1

Abstract

本发明是一种嵌制电源热插拔所造成电压突波的电路及相关芯片，用于一电子装置，该电压突波嵌制电路，用以嵌制热插拔所造成的一电压突波，包含有：一缓冲单元，耦接于一输入电源端，用来接收该电压突波的一突波电流；以及一嵌制单元，耦接于输入电源端与该缓冲单元，用来根据该输入电源端的一输入电压，控制该缓冲单元接收该突波电流。

Description

嵌制电源热插拔所造成电压突波的电路及相关芯片

技术领域

本发明是指一种用于一电子装置的电压突波嵌制电路及其相关芯片，尤指一种可嵌制因电源热拔插所产生的电压突波的电压突波嵌制电路及其相关芯片。

背景技术

一般来说，集成电路芯片是通过外接电源供应器来提供其操作所需的电源。请参考图1，图1为一集成电路芯片100的热拔插等效电路的示意图。集成电路芯片100通过一电源供应器102提供一供应电源至集成电路芯片100的一电源输入端104。如图1所示，当电源供应器102所提供的供应电源瞬间传送到电源输入端104时，线电感Lwire、线电阻Rwire及电源电容CVCC会发生RLC震荡而产生电压突波，造成过电压的情形。过电压的情形将会降低集成电路的可靠度，并且减短其寿命；更严重的情况，甚至会使元件瞬间发生崩溃效应，使得集成电路及外部元件瞬间烧毁。

为了改善上述问题，现有技术提供了不同的解决方式，请参考图2图2及图3。在图2图2中，为了降低电压突波，加入了电源电容CVCC的一等效串联电阻RCVCC；而在图3中，则于电源输入端104及接地端之间并联加入一齐纳二极管ZVCC。然而，使用前述的现有方法虽能降低因热插拔所造成的电压突波，但会因而增加电路的成本或降低电路的效能。例如，如图2所示的现有技术，加入电源电容CVCC的等效串联电阻RCVCC仅能够降低电压突波而不能有效嵌制住电压，且会严重增加电路正常操作时的电源噪声；而如图3所示的现有技术，需加入齐纳二极管，以产生电压嵌制的作用，如此一来，将耗费极大的生产成本及印刷电路板的面积。

发明内容

因此，本发明的主要目的即在于提供用于一电子装置的电压突波嵌制电路及其相关芯片。

本发明揭露一种用于一电子装置的电压突波嵌制电路，用以嵌制电源热插拔所造成的一电压突波，该电压突波嵌制电路包含有一缓冲单元及一嵌制单元。该缓冲单元耦接于一输入电源端，用来接收该电压突波的一突波电流。以及该嵌制单元耦接于输入电源端与该缓冲单元，用来根据该输入电源端的一输入电压，控制该缓冲单元接收该突波电流。

本发明另揭露一种可嵌制电压突波的芯片，该芯片包含有一输入电源端、一运算电路及一电压突波嵌制电路。该输入电源端用来接收一输入电压。该运算电路耦接于该输入电源端，用来由该输入电压驱动，以执行一运算功能；以及该电压突波嵌制电路，用以嵌制电源热插拔所造成的一电压突波，包含有一缓冲单元及一嵌制单元。该缓冲单元耦接于该输入电源端，用来接收该电压突波的一突波电流；以及该嵌制单元耦接于输入电源端与该缓冲单元，用来根据该输入电源端的该输入电压，控制该缓冲单元接收该突波电流。

附图说明

图1为一集成电路芯片的热拔插等效电路的示意图。

图2为现有的一降低电源热拔插的突波电压的示意图。

图3为现有的另一降低电源热拔插的突波电压的示意图。

图4为本发明实施例一芯片的示意图。

图5为图4中电压突波嵌制电路的示意图。

图6为本发明实施例另一芯片的示意图。

图7为本发明实施例产生电压突波时的电流路径示意图。

图8为图6中的电压突波嵌制电路的相关信号的时序示意图，

具体实施方式

请参考图4，图4为本发明实施例一芯片400的示意图。芯片400可用以嵌制电源热插拔所造成的一电压突波。芯片400包含一输入电源端404、一运算电路402及一电压突波嵌制电路406。输入电源端404是用来接收一输入电压V_CC。运算电路402耦接于输入电源端404，用来由输入电压V_CC驱动，以执行一运算功能。电压突波嵌制电路406包含有一缓冲单元408及一嵌制单元410。缓冲单元408耦接于输入电源端404，用来接收该电压突波的一突波电流I_CC。嵌制单元410耦接于输入电源端404与缓冲单元408，用来根据输入电源端404的输入电压V_CC，控制缓冲单元408接收突波电流I_CC。换句话说，芯片400可透过输入电源端404，由芯片400中的电压突波嵌制电路406将突波电流I_CC接收导引掉，以适时完成电压突波的嵌制功能。

现进一步说明电压突波嵌制电路406，请参考图5，图5为图4中电压突波嵌制电路406的示意图。在电压突波嵌制电路406中，缓冲单元408包含有一高端控制单元502、一低端控制单元504及缓冲电路BC₁、BC₂、BC₃。高端控制单元502用来产生高端控制信号S_HC1、S_HC2、S_HC3。低端控制单元504用来产生低端控制信号S_LC1、S_LC2、S_LC3。缓冲电路BC₁、BC₂、BC₃中的每一缓冲电路包含有一高端开关SW_H及一低端开关SW_L。其中，高端开关SW_H较佳地是P型金属氧化物半导体晶体管，用来根据高端控制信号S_HC1、S_HC2、S_HC3中的一高端控制信号，将输入电源端404的电流导通至低端开关SW_L。低端开关SW_L较佳地是一N型金属氧化物半导体晶体管，用来根据低端控制信号S_LC1、S_LC2、S_LC3中一低端控制信号，将高端开关SW_H所传送的电流导通至地端。

继续说明电压突波嵌制电路406，电压突波嵌制电路406中的嵌制单元410包含有一参考电压产生器506、一分压电路508、一运算放大器510、一补偿电容C_C、高端驱动单元M1、M2、M3及一低端驱动单元512。参考电压产生器506用来提供一参考电压V_bg。分压电路508耦接于输入电源端404与地端，包含两个分压电阻R₁、R₂，用来提供输入电压V_CC的一分压V_FB。运算放大器510包含有正、负输入端及一输出端，用来接收输入电压V_CC的分压V_FB及参考电压V_bg，并据以输出一第一嵌制控制信号V_CLA。补偿电容CC耦接于输入电源端404与运算放大器510的输出端。高端驱动单元M1、M2、M3中的每一高端驱动单元较佳地是一N型金属氧化物半导体晶体管，分别耦接于高端开关SW_H的栅极、地端及运算放大器510的输出端，用来根据第一嵌制控制信号V_CLA，控制高端开关SW_H导通来接收突波电流I_CC。低端驱动单元512耦接于运算放大器510的输出端，用来根据第一嵌制控制信号V_CLA，输出一第二嵌制控制信号V_CLD至低端控制单元504，以控制低端开关SW_L的导通状态。较佳地，低端驱动单元512包含有一第三分压电阻R₃、一转换单元M4及一缓冲器514。第三分压电阻R3耦接于输入电源端404。转换单元M4较佳地是一N型金属氧化物半导体晶体管，用来根据第一嵌制控制信号V_CLA，输出一第二嵌制控制信号V_CLD，以控制低端开关SW_L的导通状态。缓冲器514耦接于转换单元M4与低端控制单元SW_L，用来接收第二嵌制控制信号V_CLD，并将第二嵌制控制信号V_CLD输出至低端控制单元504。

值得注意的是，图4所示仅为本发明实施例示意图，本领域具通常知识者当可据以做不同的修饰。举例来说，请参考图6。图6为本发明实施例另一芯片600的示意图。由于图6的芯片600与图4及图5的芯片400中具有相同名称的元件具有类似的运作方式与功能，因此为求说明书内容简洁起见，详细说明便在此省略，这些元件的连结关如图6所示，在此不再赘述。此外，缓冲电路及高端驱动单元在本实施例中使用3个为例，但不限于此，其应用的数量可视系统设计而定。较佳地，高端控制单元502及低端控制单元504可依据驱动电路的数量，来产生高端及低端控制信号，此外，缓冲单元可以是芯片内部原本设计的可流大电流的电路，例如输出级电路或缓冲电路等，因而，可不需额外增加芯片内部面积。嵌制单元410的各部份元件可分别于芯片内部或外部实现，只要能确实达到嵌制的功能即可。另一方面，在芯片600中，嵌制单元410进一步可包含有一电源电平检测单元602及一设定单元604。电源电平检测单元602用来检测输入电源端404的电压电平，以输出一电源检测信号P。设定单元604耦接于电源电平检测单元602、低端驱动单元510、高端控制单元502及低端控制单元504，用来根据电源检测信号P及第二嵌制控制信号V_CLD，输出一设定信号S至高端控制单元502与低端控制单元504。较佳地，高端控制单元502于接收到设定信号S时，将缓冲电路BC₁、BC₂、BC₃中的每一高端开关SW_H转换至一关闭状态，及低端控制单元504于接收到设定信号S时，将缓冲电路BC₁、BC₂、BC₃中的每一低端开关SW_L转换至一导通状态。

因此，相较于现有技术，透过本发明实施例具有电压突波嵌制电路的芯片，可由电压突波嵌制电路将因电源热拔插所产生的突波电流接收导引掉，而有效嵌制住电源的电压突波，以适时完成电压突波的嵌制功能，且本发明实施例不需于芯片外部增加额外的元件，且可运用现有的电路设计，将大幅降低成本及节省印刷电路板及芯片内的面积而提高竞争力。

进一步说明电压突波嵌制电路406的详细运作方式，请参考图6至图8，图7为本发明实施例产生电压突波时的电流路径示意图，图8为图6的电压突波嵌制电路406的相关信号的时序示意图。电源电容CVCC因热插拔的关系，会产生一线电感电流I_POWER对电源电容CVCC充电，使输入电压V_CC过高。透过本发明实施例，借助打开电压突波嵌制电路406的缓冲单元408的高端及低端开关来适时导引掉过多的线电感电流IPOWER。因此，如图7所示，本发明实施例增加一电流路径I_CC来将过多的线电感电流I_POWER导引掉，而流经缓冲单元408的电流I1、I2、I3等于过多的线电感电流，使输入电压V_CC被嵌制在一个平稳的电压电平，相关的电路动作时序示意图如图8所示。由图8可知，当过多的线电感电流I_POWER由于RLC震荡结束后而回归至零时，电压突波嵌制电路406电路即会自动关掉，不影响到原来电路的操作。

在图6中，当时间t1时，一电源供应器606开始对电源电容充电，当输入电压V_CC过高时，分压V_FB及参考电压V_bg会产生一误差量，通过运算放大器510放大后产生第一嵌制控制信号V_CLA，随着输入电压V_CC的逐渐升高，当第一嵌制控制信号V_CLA大到使得高端驱动单元M1、M2、M3导通后(时间t2时)，便送出模拟信号去控制各缓冲电路的高端开关SW_H导通来接收突波电流I_CC。同时，低端驱动单元512根据第一嵌制控制信号V_CLA，通过缓冲器514输出第二嵌制控制信号V_CLD至低端控制单元504，以控制低端开关SW_L导通。此时，突波电流I_CC可于缓冲单元408中由各缓冲电路的高端开关SW_H流至低端开关SW_L。由于突波电流I_CC流向芯片600，输入电压V_CC的电位会持续往下拉低，当输入电压V_CC拉低使得分压V_FB小于参考电压V_bg时，高端开关SW的受控端电位又会拉高，输入电压V_CC的电位因外来的电流充电而使电位又拉高。此反馈机制使分压V_FB与参考电压V_bg平衡在相同的电位，于是当时间t4时，输入电压V_CC会平冲在V_bg×R2/(R1+R2)。当外部电流不再对电源电容CVCC充电时(时间t5)，输入电压VCC会下降至电源供应器606的供应电压V_IN，于是分压V_FB小于参考电压V_bg，高端驱动单元M1、M2、M3关闭后，第一嵌制控制信号V_CLA与第二嵌制控制信号V_CLD皆为0V，回到芯片600的正常操作。换句话说，借助运算放大器510对于高端开关的反馈机制及送出第二嵌制控制信号V_CLD的动作，可以有效导掉输入电压V_CC过多的电流而达到嵌制输入电压V_CC的目的。

值得注意的是，补偿电容Cc除了当作小信号的频率响应外，在时间t1时，当输入电压V_CC以一快速的回转率(Slew rate)上升时，会将输入电压V_C耦合至高端驱动单元M1、M2、M3使高端驱动单元M1、M2、M3导通，亦即激活电压突波嵌制电路406。如此一来，当输入电压V_CC上升得愈快，愈能快速激活电压突波嵌制电路406，否则，一般负反馈机制无法快速动作而正确的嵌制住输入电压V_CC的电位。此外，分压电阻RA、RB可以用来设定输入电压V_CC耦合至高端驱动单元M1、M2、M3的大小，让电路的效能最佳化。此外，较佳地，当输入电压V_CC逐渐上升时，由设定单元604送出设定信号S，强制使驱动电路BC₁、BC₂、BC₃中的每一高端开关SW_H为关掉状态，每一低端开关SW_L为导通状态，如此一来，能避免当第二嵌制控制信号V_CLD为高态时，高端开关SW_H确保为关掉，以避免过大电流瞬间流过缓冲电路BC₁、BC₂、BC₃。在时间t1时，输入电压V_CC会由0V往上爬升，此时电源电平检测单元602送出低态的电源检测信号P，使设定单元604送出高态的设定信号S，当输入电压V_CC到达某一设定的电位后，电源检测信号P由低态转高态，较佳地可于10毫秒后设定信号S才会转成低态，使芯片600回到正常操作。另外，第二嵌制控制信号V_CLD亦送信号至设定单元604，以确保输入电压V_CC在10毫秒后内不会再有第二次的电压突波。

综上所述，相较于现有技术，透过本发明实施例具有电压突波嵌制电路的芯片，可由电压突波嵌制电路将因电源热拔插所产生的突波电流接收导引掉，而有效嵌制住电源的电压突波，以适时完成电压突波的嵌制功能，且本发明实施例不需于芯片外部增加额外的元件，且可运用现有的电路设计，将大幅降低成本及节省印刷电路板及芯片内的面积。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种用于一电子装置的电压突波嵌制电路，用以嵌制电源热插拔所造成的一电压突波，其特征在于包含有：

一缓冲单元，耦接于一输入电源端，用来接收该电压突波的一突波电流；以及

一嵌制单元，耦接于输入电源端与该缓冲单元，用来根据该输入电源端的一输入电压，控制该缓冲单元接收该突波电流；其中，该缓冲单元包含有：

一高端控制单元，用来产生多个高端控制信号；

一低端控制单元，用来产生多个低端控制信号；以及

多个缓冲电路，每一缓冲电路包含有：

一高端开关，包含有一输入端，耦接于该输入电源端，一输出端，以及一受控端，耦接于该高端控制单元，用来根据该多个高端控制信号中一高端控制信号，将该输入端所接收的电流导通至该输出端；以及

一低端开关，包含有一输入端，耦接于该高端开关的该输出端，一输出端，耦接于一地端，以及一受控端，耦接于该低端控制单元，用来根据该多个低端控制信号中一低端控制信号，将该输入端所接收的电流导通至该输出端。

2.根据权利要求1所述的电压突波嵌制电路，其特征在于该高端开关是一P型金属氧化物半导体晶体管，该高端开关的该输入端是一源极，该高端开关的该输出端是一漏极，以及该高端开关的该受控端是一栅极。

3.根据权利要求1所述的电压突波嵌制电路，其特征在于该低端开关是一N型金属氧化物半导体晶体管，该低端开关的该输入端是一漏极，该低端开关的该输出端是一源极，以及该低端开关的该受控端是一栅极。

4.根据权利要求1所述的电压突波嵌制电路，其特征在于该嵌制单元包含有：

一参考电压产生器，用来提供一参考电压信号；

一分压电路，耦接于该输入电源端与该地端，用来提供该输入电压的一分压；

一运算放大器，包含有一正输入端，用来接收该输入电压的该分压，一负输入端，用来接收该参考电压信号，及一输出端，用来根据该正输入端与该负输入端的信号，输出一第一嵌制控制信号；

一补偿电容，耦接于该输入电源端与运算放大器的该输出端；

多个高端驱动单元，每一高端驱动单元包含有一第一端，耦接于该高端开关的该受控端，一第二端耦接于该地端，以及一第三端，耦接于该运算放大器的该输出端，用来根据该第一嵌制控制信号，控制该高端开关导通来接收该突波电流；以及

一低端驱动单元，耦接于该运算放大器的该输出端，用来根据该第一嵌制控制信号，输出一第二嵌制控制信号至该低端控制单元，以控制该低端开关的导通状态。

5.根据权利要求4所述的电压突波嵌制电路，其特征在于该多个高端驱动单元的每一高端驱动单元是一N型金属氧化物半导体晶体管，该第一端是一漏极，该第二端是一源极，以及该第三端是一栅极。

6.根据权利要求4所述的电压突波嵌制电路，其特征在于该低端驱动单元包含有：

一第三分压电阻，耦接于该输入电源端；

一转换单元，包含有一第一端，耦接于该第三分压电阻，一第二端耦接于该地端，以及一第三端，耦接于该运算放大器的该输出端，用来根据该第一嵌制控制信号，输出一第二嵌制控制信号，以控制该低端开关的导通状态；以及

一缓冲器，耦接于该转换单元与该低端控制单元，用来接收该第二嵌制控制信号，并将该第二嵌制控制信号输出至该低端控制单元。

7.根据权利要求6所述的电压突波嵌制电路，其特征在于该转换单元是一N型金属氧化物半导体晶体管，该第一端是一漏极，该第二端是一源极，以及该第三端是一栅极。

8.根据权利要求4所述的电压突波嵌制电路，其特征在于该嵌制单元另包含有：

一电源电平检测单元，用来检测该输入电源端的电压电平，以输出一电源检测信号；以及

一设定单元，耦接于该电源电平检测单元、该低端驱动单元、该高端控制单元及该低端控制单元，用来根据该电源检测信号及该第二嵌制控制信号，输出一设定信号至该高端控制单元与该低端控制单元。

9.根据权利要求8所述的电压突波嵌制电路，其特征在于该高端控制单元于接收到该设定信号时，将该多个缓冲电路中的每一高端开关转换至一关闭状态，及该低端控制单元于接收到该设定信号时，将该多个缓冲电路中的每一低端开关转换至一导通状态。

10.根据权利要求1所述的电压突波嵌制电路，其特征在于该突波电流是一供应电源经热拔插至该输入电源端时所产生的一线电感电流。

11.一种可嵌制电压突波的芯片，其特征在于包含有：

一输入电源端，用来接收一输入电压；

一运算电路，耦接于该输入电源端，用来由该输入电压驱动，以执行一运算功能；以及

一电压突波嵌制电路，用来嵌制电源热插拔所造成的一电压突波，包含有：

一缓冲单元，耦接于该输入电源端，用来接收该电压突波的一突波电流；以及

一嵌制单元，耦接于输入电源端与该缓冲单元，用来根据该输入电源端的该输入电压，控制该缓冲单元接收该突波电流，其中，该缓冲单元包含有：

一高端控制单元，用来产生多个高端控制信号；

一低端控制单元，用来产生多个低端控制信号；以及

多个缓冲电路，每一缓冲电路包含有：

一高端开关，包含有一输入端，耦接于该输入电源端，一输出端，以及一受控端，耦接于该高端控制单元，用来根据该多个高端控制信号中一高端控制信号将该输入端所接收的电流导通至该输出端；以及

一低端开关，包含有一输入端，耦接于该高端开关的该输出端，一输出端，耦接于一地端，以及一受控端，耦接于该低端控制单元，用来根据该多个低端控制信号中一低端控制信号将该输入端所接收的电流导通至该输出端。

12.根据权利要求11所述的芯片，其特征在于该高端开关是一P型金属氧化物半导体晶体管，该高端开关的该输入端是一源极，该高端开关的该输出端是一漏极，以及该高端开关的该受控端是一栅极。

13.根据权利要求11所述的芯片，其特征在于该低端开关是一N型金属氧化物半导体晶体管，该低端开关的该输入端是一漏极，该低端开关的该输出端是一源极，以及该低端开关的该受控端是一栅极。

14.根据权利要求11所述的芯片，其特征在于该嵌制单元包含有：

一参考电压产生器，用来提供一参考电压信号；

15.根据权利要求14所述的芯片，其特征在于该多个高端驱动单元的每一高端驱动单元是一N型金属氧化物半导体晶体管，该第一端是一漏极，该第二端是一源极，以及该第三端是一栅极。

16.根据权利要求14所述的芯片，其特征在于该低端驱动单元包含有：

一第三分压电阻，耦接于该输入电源端；

17.根据权利要求16所述的芯片，其特征在于该转换单元是一N型金属氧化物半导体晶体管，该第一端是一漏极，该第二端是一源极，以及该第三端是一栅极。

18.根据权利要求14所述的芯片，其特征在于该嵌制单元另包含有：

一设定单元，耦接于该电源电平检测单元、该低端驱动单元、该高端控制单元及该低端控制单元，用来根据该电源检测信号及该第二嵌制控制信号输出一设定信号至该高端控制单元与该低端控制单元。

19.根据权利要求18所述的芯片，其特征在于该高端控制单元于接收到该设定信号时，将该多个缓冲电路中的每一高端开关转换至一关闭状态，及该低端控制单元于接收到该设定信号时，将该多个缓冲电路中的每一低端开关转换至一导通状态。