CN221081622U - 一种具有异形板框的pcb层叠结构 - Google Patents
一种具有异形板框的pcb层叠结构 Download PDFInfo
- Publication number
- CN221081622U CN221081622U CN202322729365.5U CN202322729365U CN221081622U CN 221081622 U CN221081622 U CN 221081622U CN 202322729365 U CN202322729365 U CN 202322729365U CN 221081622 U CN221081622 U CN 221081622U
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- signal
- circuit
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002159 abnormal effect Effects 0.000 title claims description 7
- 238000003475 lamination Methods 0.000 title description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 162
- 230000000694 effects Effects 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开了一种具有异形板框的PCB层叠结构,包括六层电路层,且每个电路层均被划分为三个区域;第一、六电路层分别为TOP层和BOTTOM层;第二电路层的第一区域、第二区域和第三区域分别被设置为第一地层、第二地层和第一信号层;第三电路层的第一区域、第二区域和第三区域分别被设置为第一信号[X1]层、信号[X]层以及第二信号层;第四电路层的第一区域、第二区域和第三区域分别被设置为第三地层、信号[Y]层以及第三信号层;第五电路层的第一区域、第二区域和第三区域分别被设置为第二信号[X2]层、电源层以及第四信号层。通过本实用新型,减少大电流走线占据整板的面积,提高整板电磁兼容性,降低成本,提高产品竞争力。
Description
技术领域
本实用新型涉及集成电路布局技术领域,特别涉及一种具有异形板框的PCB层叠结构。
背景技术
目前,PCB的板框多为常规方形或者整圆形。PCB板的叠层结构,同一电路层功能相同。如图1所示,六层板常用的层叠结构为:L1(TOP)-L2(GND)-L3(SIGNAL[X])-L4(SIGNAL[Y])–L5(POWER)–L6(BOTTOM);若信号层SIGNAL[X]板布局不够用时,需要增加两层板,如图2所示,使PCB板的叠层结构变为八层板,增加了PCB板成本。
普通PCB板的叠层结构,通常大电流走线布局在TOP层或BOTTOM层,需要通过增加走线宽度或铜箔厚度实现;因此,走线占据了PCB板较大的面积,成本较高。
实用新型内容
本实用新型主要解决的技术问题是提供一种具有异形板框的PCB层叠结构,减少PCB尺寸,降低成本,提高产品竞争力。
为解决上述技术问题,本实用新型采用的一个技术方案是提供一种具有异形板框的PCB层叠结构,包括第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层,且每个电路层均被划分为第一区域、第二区域以及第三区域;所述第一电路层的第一区域、第二区域和第三区域均被设置为TOP层;所述第二电路层的第一区域、第二区域和第三区域分别被设置为第一地层、第二地层和第一信号层;所述第三电路层的第一区域、第二区域和第三区域分别被设置为第一信号[X1]层、信号[X]层以及第二信号层;所述第四电路层的第一区域、第二区域和第三区域分别被设置为第三地层、信号[Y]层以及第三信号层;所述第五电路层的第一区域、第二区域和第三区域分别被设置为第二信号[X2]层、电源层以及第四信号层;所述第六电路层的第一区域、第二区域以及第三区域均被设置为BOTTOM层。
其中,所述第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层均为尺寸相同的直角梯形形状的电路板;所述第一区域为沿着直角梯形形状的电路板的斜边分布的长方形形状区域,所述第二区域为沿着直角梯形形状的电路板的短边和一条直角边分布的长方形形状区域,所述第三区域为沿着直角梯形形状的电路板的长边和另一条直角边分布的直角梯形形状的区域。
其中,所述叠层结构对应的第一区域用于布局负载模块。
其中,所述叠层结构对应的第二区域用于布局DC电源模块和CPU模块。
其中,所述叠层结构对应的第三区域用于布局外部供电模块。
本实用新型实施方式中的一种具有异形板框的PCB层叠结构,在保证安装功能性和可靠性前提下,采用异形状板框;由于异形结构板局部走线空间不足,使得本需要八层叠层结构、或者十层叠层结构,整板根据电路模块分为三个区域,各区域采用不同的层叠结构,降低为六层叠层结构,提供了更合理的层叠结构,降低PCB板层叠结构的层数;大电流走线区域集中,通过过孔连接各层,最大程度地减少走线占据整板的面积,提高整板电磁兼容性,并能够满足电路板功能和性能;本实用新型实施方式中的具有异形板框的PCB层叠结构,最大程度地减少PCB尺寸,降低成本,提高产品竞争力。
附图说明
图1为现有技术中第一实施方式的具有异形板框的PCB层叠结构示意图;
图2为现有技术中第二实施方式的具有异形板框的PCB层叠结构示意图;
图3为本实用新型实施方式中的具有异形板框的PCB层叠结构的立体结构示意图;
图4为图3所示的具有异形板框的PCB层叠结构在x轴方向的平面结构示意图;
图5为图3所示的具有异形板框的PCB层叠结构在y轴方向的平面结构示意图;
图6为图3所示的具有异形板框的PCB层叠结构示意图。
具体实施方式
为详细说明本实用新型的技术内容、构造特征、所实现目的及效果,以下结合附图和实施例对本实用新型进行详细说明。
请参阅图3,为本实用新型实施方式中一种具有异形板框的PCB层叠结构的结构示意图。所述层叠结构10设计成6层板的叠层结构,包括第一电路层11、第二电路层12、第三电路层13、第四电路层14、第五电路层15以及第六电路层16。其中,所述第一电路层11被划分为第一区域111、第二区域112以及第三区域113。
具体地,所述第一电路层11为直角梯形形状的电路板,所述第一区域111为沿着直角梯形形状的电路板的斜边分布的长方形形状区域,所述第二区域112为沿着直角梯形形状的电路板的短边和一条直角边分布的长方形形状区域,所述第三区域113为沿着直角梯形形状的电路板的长边和另一条直角边分布的直角梯形形状的区域。
同样地,所述第二电路层12、第三电路层13、第四电路层14、第五电路层15以及第六电路层16均为直角梯形形状的电路板,且尺寸均与所述第一电路层11的尺寸相同,并且如上所述被划分为相应的第一区域、第二区域和第三区域,在此不加赘述。
请同时参阅图4,所述第一电路层11、第二电路层12、第三电路层13、第四电路层14、第五电路层15以及第六电路层16,对应的第一区域、第二区域和第三区域被设置为不同的layout布局布线,具体地:
所述第一电路层11所包含的第一区域111、第二区域112和第三区域113均被设置为TOP层。其中,TOP层是位于所述层叠结构10最顶层的金属层,用于布局各种元器件和连接线,以实现信号的输入和输出。
所述第二电路层12所包含的第一区域121、第二区域122和第三区域123分别被设置为第一地层(即,GND1)、第二地层(即,GND)和第一信号层(即,SINGAL1)。其中,所述第一地层是所述层叠结构10对应的第一区域分布的第一地面平层,所述第一地层、第二地层均为地平面层,用于提供地电位连接,以屏蔽信号线之间的相互干扰和抑制外部干扰的作用,确保信号的稳定性和可靠性。所述第一信号层是所述层叠结构10对应的第三区域分布的第一层信号层,用于布局不同类型的信号线,传输和连接各个模块之间的信号。
所述第三电路层13所包含的第一区域131、第二区域132和第三区域133分别被设置为第一信号[X1]层(即,SINGAL[X1])、信号[X]层(即,SINGAL[X])以及第二信号层(即,SINGAL1)。其中,所述第一信号[X1]层用于布局不同信号线,传输和连接各个模块之间的信号。所述信号[X]层是层中的信号层,用于布局各种信号线、传输和连接不同组件和模块。所述第二信号位于第一信号层的下方,同样用于布局和传输具体的信号线和电气连接,在所述第二信号层上可以布置额外的信号线,作为所述第一信号层的补充,以满足更复杂的电路布线需求。
所述第四电路层14所包含的第一区域141、第二区域142和第三区域143分别被设置为第三地层(即,GND2)、信号[Y]层(即,SINGAL[Y])以及第三信号层(即,SINGAL3)。其中,所述第三地层是所述层叠结构10对应的第一区域分布的第二地面平层,用于提供地电位连接,以屏蔽信号线之间的相互干扰和抑制外部干扰的作用,确保信号的稳定性和可靠性。所述信号[Y]层位于所述信号[X]层的下方,用于布置和传输额外的信号线和电气连接,所述信号[Y]层上的信号线可以与其他层之间的信号线进行互联,以实现模块之间的信号传输。所述第三信号层位于所述第二信号层的下方,用于布局和传输具体的信号线和电气连接,所述第三信号层可以进一步增加信号线的布置密度,以满足电路设计的需求。
进一步地,所述第一信号[X1]层位于所述第一地层和第三地层之间。
所述第五电路层15所包含的第一区域151、第二区域152和第三区域153分别被设置为第二信号[X2]层(即,SINGAL[X2])、电源层(即,POWER)以及第四信号层(即,SINGAL4)。其中,所述第二信号[X2]层用于布局信号线,与其他层之间的信号线进行互连,实现模块之间的信号传输。所述电源层是供电的电路层,用于连接和供电各个模块和元件。所述第四信号层位于所述第三信号层的下方,是所述叠层结构10对应第三区域的最后一个信号层,用于布局和传输具体的信号线和电气连接,布置最后的信号线,以完善电路布线。
所述第六电路层16所包含的第一区域161、第二区域162以及第三区域163均被设置为BOTTOM层,是位于所述层叠结构10底部的最底层,在BOTTOM层上可以进行电气连接,连接底部的元器件、信号线和跳线。
如上所述,对应第一区域的叠层结构,从上到下依次为TOP层、第一地层(GND1)、信号[X1]层(SINGAL[X1])、第三地层(GND2)、第二信号[X2]层(SIGNAL[X2])以及BOTTOM层。其中,所述第一地层、第三地层分别为对应第一区域的叠层结构的第一层地平面层和第二层地平面层,分别用于提供地电位连接。所述第二地层和第一地层之间的叠层结构形成了一个地电位域,有助于进一步增强信号的抗干扰能力。
如上所述,对应第二区域的叠层结构,从上到下依次为TOP层、第二地层(GND)、信号[X]层(SIGNAL[X])、信号[Y]层(SIGNAL[Y])、电源层(POWER)以及BOTTOM层。通过这些不同层次和叠层结构之间的电气连接,可以实现第二区域内各个模块之间的信号传输和电路连接。不同的层次和连接设置帮助隔离信号、提供电气连接和地平面,确保信号传输的可靠性和抗干扰能力。这种电路结构有助于保持电路板的稳定运行和性能优化。
如上所述,对应第三区域的叠层结构,从上到下依次为TOP层、第一信号层(SINGAL1)、第二信号层(SINGAL2)、第三信号层(SINGAL3)、第四信号层(SINGAL4)以及BOTTOM层。其中,所述TOP层、第一信号层(SINGAL1)、第二信号层(SINGAL2)、第三信号层(SINGAL3)、第四信号层(SINGAL4)以及BOTTOM层的电路结构相同,均为外部供电模块为PCB供电的大电流走线电路结构;由于所有层的第三区域都设置了相同的布局和过孔连接,大电流被平均地分散到每一层电路上。这样可以避免大电流只通过某一层电路,从而减小了局部热点的形成和潜在的电流密度过高的问题。通过该设计,大电流可以充分利用整个PCB板的多层导电区域,实现电流的分摊和均匀流通。这有助于提高板的散热性能,减少因大电流而引起的电路热损耗,提高整体电路的可靠性和稳定性。
如上所述,通过这样的六层叠层结构和层间电气连接,可以实现第三区域内各个模块之间的信号传输和电路连接。不同的信号层可用于布局和传输不同类型的信号线,并为信号提供参考面,以提高信号的性能和抗干扰能力。整个叠层结构旨在提供良好的信号引用面和屏蔽效果,以确保电路板的稳定运行和性能优化。
进一步地,所述层叠结构10包括负载模块、外部供电模块和DC电源,对应的第一区域、第二区域和第三区域分别用于对应布局所述负载模块、DC电源模块和CPU模块、以及外部供电模块。
由于第一区域用于对应布局负载模块,所述第一区域分布的控制线众多;并且所述第一区域可布线位置不足,平行线之间需GND层作为串扰屏蔽层。因此,在两个信号层SIGNAL[X1]和SINGAL[X2]之间增加GND2层。同时,由于整板需要完整GND层作为信号走线的参考面,为信号提供回流路径,达到良好性能,因此将第二层设置为GND层,即,L2(GND)。如此,对应第一区域的叠层结构被设置为:L1(TOP)-L2(GND 1)-L3(SIGNAL 1)-L4(GND 2)-L5(SINGAL 2)-L6(BOTTOM)。
通过这样的叠层结构和各层之间的电气连接,不同模块的信号可以沿着相应的信号层进行传输,最终实现各个模块之间的电路连接和功能实现。同时,地平面层的设置有助于提供稳定的地电位,减少信号干扰,提高整个电路板的性能和可靠性。
进一步地,由于叠层结构对应的第二区域用于布局DC电源模块和CPU模块,是整个电路板元器件最密集、布线最紧凑的区域,主要层叠结构由第三区域决定。根据叠层结构设计基本原则,层叠结构仿真数据,本电路板实际情况,确定层叠结构为:L1(TOP)-L2(GND)-L3(SIGNAL[X])-L4(SIGNAL[Y])-L5(POWER)-L6(BOTTOM)。
通过这样的层叠结构设计,可以实现元器件密集的第二区域的紧凑布线,并根据层叠结构设计原则,以及仿真数据和实际情况的综合考虑确定最终的层叠结构。该层叠结构旨在提供良好的信号引用面、地电位连接和屏蔽效果,以满足电路板的稳定运行和性能要求。同时,不同层次的设置可以分离信号、提供回流路径和供电连接,保证整个电路板的正常工作。
进一步地,由于叠层结构对应的第三区域用于布局外部供电模块,对应的走线均为大电流走线,且板尺寸、面积受到限制,无GND信号网络。按照IPC-2222标准,经过计算走线与电流关系和过孔与电流关系,六层通过过孔连接,均为同网络电流,可满足电路设计需求。如此,所述第三区域的层叠结构为L1(TOP)-L2(SINGAL1)-L3(SINGAL2)-L4(SINGAL3)-L5(SINGAL4)-L6(BOTTOM)。
通过这样的层叠结构设计,可以满足第三区域布局外部供电模块的大电流信号线走线需求。根据IPC-2222标准,根据走线与电流关系和过孔与电流关系进行计算,通过过孔连接可以保持同一网络的电流。而且将所有信号层设置为同一个网络电流,可以满足电路设计需求,并且考虑到板尺寸和面积的限制,通过这样的层叠结构,信号线会有足够的引用面和屏蔽效果,以满足电路的稳定性和抗干扰能力的要求。此外,通过过孔连接的方式,可以提供电气连接和分布大电流的能力。
如上所述,本实用新型实施方式中的具有异形板框的PCB层叠结构,在保证安装功能性和可靠性前提下,采用异形状板框;由于异形结构板局部走线空间不足,使得本需要八层叠层结构、或者十层叠层结构,整板根据电路模块分为三个区域,各区域采用不同的层叠结构,降低为六层叠层结构,提供了更合理的层叠结构,降低PCB板层叠结构的层数;大电流走线区域集中,通过过孔连接各层,最大程度地减少走线占据整板的面积,提高整板电磁兼容性,并能够满足电路板功能和性能;本实用新型实施方式中的具有异形板框的PCB层叠结构,最大程度地减少PCB尺寸,降低成本,提高产品竞争力。
以上所述仅为本实用新型的实施方式,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (5)
1.一种具有异形板框的PCB层叠结构,其特征在于,包括第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层,且每个电路层均被划分为第一区域、第二区域以及第三区域;
所述第一电路层的第一区域、第二区域和第三区域均被设置为TOP层;
所述第二电路层的第一区域、第二区域和第三区域分别被设置为第一地层、第二地层和第一信号层;
所述第三电路层的第一区域、第二区域和第三区域分别被设置为第一信号[X1]层、信号[X]层以及第二信号层;
所述第四电路层的第一区域、第二区域和第三区域分别被设置为第三地层、信号[Y]层以及第三信号层;
所述第五电路层的第一区域、第二区域和第三区域分别被设置为第二信号[X2]层、电源层以及第四信号层;
所述第六电路层的第一区域、第二区域以及第三区域均被设置为BOTTOM层。
2.根据权利要求1所述的具有异形板框的PCB层叠结构,其特征在于,所述第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层均为尺寸相同的直角梯形形状的电路板;所述第一区域为沿着直角梯形形状的电路板的斜边分布的长方形形状区域,所述第二区域为沿着直角梯形形状的电路板的短边和一条直角边分布的长方形形状区域,所述第三区域为沿着直角梯形形状的电路板的长边和另一条直角边分布的直角梯形形状的区域。
3.根据权利要求1所述的具有异形板框的PCB层叠结构,其特征在于,所述第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层的第一区域均用于布局负载模块。
4.根据权利要求1所述的具有异形板框的PCB层叠结构,其特征在于,所述第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层的第二区域均用于布局DC电源模块和CPU模块。
5.根据权利要求1所述的具有异形板框的PCB层叠结构,其特征在于,所述第一电路层、第二电路层、第三电路层、第四电路层、第五电路层以及第六电路层的第三区域均用于布局外部供电模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322729365.5U CN221081622U (zh) | 2023-10-11 | 2023-10-11 | 一种具有异形板框的pcb层叠结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322729365.5U CN221081622U (zh) | 2023-10-11 | 2023-10-11 | 一种具有异形板框的pcb层叠结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221081622U true CN221081622U (zh) | 2024-06-04 |
Family
ID=91265576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322729365.5U Active CN221081622U (zh) | 2023-10-11 | 2023-10-11 | 一种具有异形板框的pcb层叠结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221081622U (zh) |
-
2023
- 2023-10-11 CN CN202322729365.5U patent/CN221081622U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5038252A (en) | Printed circuit boards with improved electrical current control | |
CN108401365B (zh) | 一种pcb | |
US6618266B2 (en) | Method for high-density, low-via-count, decoupling capacitor placement | |
JP3562568B2 (ja) | 多層配線基板 | |
CN1725930A (zh) | 印制电路板 | |
US5397861A (en) | Electrical interconnection board | |
CN221081622U (zh) | 一种具有异形板框的pcb层叠结构 | |
CN105578749A (zh) | 电路板连接组件及移动终端 | |
CN114025465B (zh) | 一种带隔离结构的pcb板 | |
CN101653049A (zh) | 印刷板组件和方法 | |
JPS61131498A (ja) | 終端回路配線構造 | |
CN115551198A (zh) | 一种主板及相关组件 | |
JPH04340795A (ja) | プリント配線板 | |
CN105376962A (zh) | 电路板结构的改良方法 | |
CN212064477U (zh) | 一种可组装的多层电路板结构 | |
US20100175911A1 (en) | High-Speed Two-Layer and Multilayer Circuit Boards | |
US20050265008A1 (en) | Method and structures for implementing enhanced reliability for printed circuit board high power dissipation applications | |
CN218851031U (zh) | 非对称pcb板 | |
CN213305847U (zh) | 一种优化bga内过孔串扰的pcb结构 | |
CN215187569U (zh) | 大功率电源转换板 | |
CN104080268A (zh) | 一种pcb板 | |
CN219876229U (zh) | 一种高速刚柔印制电路板 | |
CN210928115U (zh) | 一种改良型多层电路板结构 | |
CN102122879B (zh) | 一种叠层电源及叠层电源互联方法 | |
CN219248167U (zh) | 一种优化dip器件地网络引脚焊接良率的pcb板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |