CN220231800U - Mos场效应晶体管的测试夹具及其测试板 - Google Patents

Abstract

本实用新型提供了一种MOS场效应晶体管的测试夹具及其测试板。所述MOS场效应晶体管具有栅极引脚、漏极引脚、源极引脚，或者，所述MOS场效应晶体管具有栅极引脚、漏极引脚、源极引脚、驱动器源极引脚，所述测试夹具包括本体，设置于所述本体中的第一栅极插孔、漏极插孔、源极插孔、驱动器源极插孔和第二栅极插孔，其中，所述第一栅极插孔用于容纳所述栅极引脚，所述漏极插孔用于容纳所述漏极引脚、源极插孔用于容纳所述源极引脚，驱动器源极插孔用于容纳所述驱动器源极引脚，第二栅极插孔用于容纳所述栅极引脚。该测试夹具能够同时满足两种封装形式的场效应晶体管的装配，从而有效地提高了半导体器件的测试效率，降低了半导体产品测试费用。

Description

MOS场效应晶体管的测试夹具及其测试板

技术领域

本实用新型涉及半导体器件测试技术领域，更具体地涉及一种MOS场效应晶体管的测试夹具及其测试板。

背景技术

MOS场效应晶体管通常具有多种封装形式，由于不同封装形式的引脚定义不同，因此在测试时需要采用与封装形式匹配的测试夹具。而现有的夹具仅针对一种封装形式，因此在进行测试时不得不根据被测器件的封装形式定制测试夹具和测试板。

例如，碳化硅金属-氧化物半导体场效应晶体管(SiC Metal-Oxide-Semiconductor Field-Effect Transistor，SiC MOSFET)作为当前热门的功率器件，通常采用三引脚TO247-3L、四引脚TO247-4L两种封装形式。在进行器件测试时，例如高温门极偏置测试、高压高温高湿反偏测试、高温反偏测试等可靠性测试，均需根据要测试的SiCMOSFET的封装形式定制测试夹具，配套对应老化板，并定制最后测试(Final Test，FT)的测试板，从而降低了SiC MOSFET的测试效率，提高了半导体产品的测试费用。

因此，如何提高晶体管的测试效率，降低半导体产品测试费用，成为亟待解决的问题。

实用新型内容

考虑到上述问题而提出了本实用新型。本实用新型提供了一种MOS场效应晶体管的测试夹具及其测试板，该测试夹具能够同时满足两种封装形式的场效应晶体管的装配，使场效应晶体管在测试时无需根据封装形式更换测试板，从而能够有效地提高半导体器件的测试效率，降低半导体产品测试费用。

本实用新型第一方面提供了一种MOS场效应晶体管的测试夹具，所述MOS场效应晶体管具有栅极引脚、漏极引脚、源极引脚，或者，所述MOS场效应晶体管具有栅极引脚、漏极引脚、源极引脚、驱动器源极引脚，所述测试夹具包括本体，设置于所述本体中的第一栅极插孔、漏极插孔、源极插孔、驱动器源极插孔和第二栅极插孔，其中，所述第一栅极插孔用于容纳所述栅极引脚，所述漏极插孔用于容纳所述漏极引脚，所述源极插孔用于容纳所述源极引脚，所述驱动器源极插孔用于容纳所述驱动器源极引脚，所述第二栅极插孔用于容纳所述栅极引脚。

在本申请的一个实施例中，所述第一栅极插孔、所述漏极插孔、所述源极插孔、所述第二栅极插孔的排布间距和排布顺序依据所述MOS场效应晶体管的封装形式确定。

在本申请的一个实施例中，所述排布顺序包括第一方向上按照所述第一栅极插孔、所述漏极插孔、所述源极插孔的顺序排布。

在本申请的一个实施例中，所述排布顺序还包括第二方向上按照第二栅极插孔、所述驱动器源极插孔、所述源极插孔、所述漏极插孔的顺序排布。

在本申请的一个实施例中，第一栅极插孔、所述漏极插孔、所述源极插孔、所述第二栅极插孔依次等间距排布，所述驱动器源极插孔位于所述源极插孔和所述第二栅极插孔中间。

在本申请的一个实施例中，所述第一栅极插孔的开孔尺寸大于所述漏极插孔、所述源极插孔的开孔尺寸；和/或

在所述第二方向上，所述源极插孔和所述漏极插孔之间的间隔大于所述源极插孔和所述驱动器源极插孔之间的间隔。

本实用新型第二方面提供了一种MOS场效应晶体管的测试板，包括：

测试母板，

一个或多个如上第一方面中任一项所述的测试夹具。

在本申请的一个实施例中，所述测试夹具通过焊接、簧片形变接触、PIN针形变接触中的任意一种方式安装于所述测试母板上。

在本申请的一个实施例中，所述测试母板为印刷电路板，所述印刷电路板设置有导电布线，所述测试夹具通过所述导电布线接收测试信号以实现测试。

在本申请的一个实施例中，所述测试板用于FT测试或老化测试。

本实用新型实施例的MOS场效应晶体管的测试夹具，能够同时满足两种封装形式的场效应晶体管的装配，使场效应晶体管在测试时无需根据封装形式更换测试板，从而有效地提高了半导体器件的测试效率，降低了半导体产品测试费用。

附图说明

通过结合附图对本实用新型实施例进行更详细的描述，本实用新型的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本实用新型实施例的进一步理解，并且构成说明书的一部分，与本实用新型实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1a是三引脚封装TO247-3L的SiC MOSFET的示意性剖视图；

图1b是四引脚封装TO247-4L的SiC MOSFET的示意性剖视图；

图2是根据本实用新型一实施例的MOS场效应晶体管的测试夹具的示意性俯视图；

图3是根据本实用新型另一实施例的MOS场效应晶体管的测试夹具的示意性俯视图；

图4是根据本实用新型一实施例的测试板的示意性框图；

图5是根据本实用新型一实施例的HTRB老化板的示意性电路连接图；

图6是根据本实用新型一实施例的HTGB老化板的示意性电路连接图；

图7是根据本实用新型一实施例的直流测试的示意性电路连接图。

具体实施方式

为了使得本实用新型的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本实用新型的示例实施例。显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是本实用新型的全部实施例，应理解，本实用新型不受这里描述的示例实施例的限制。基于本实用新型中描述的本实用新型实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本实用新型的保护范围之内。

在介绍MOS场效应晶体管的测试夹具之前,首先参照图1a和图1b来描述三引脚封装TO247-3L、四引脚封装TO247-4L的SiC MOSFET的结构。

以TO247-3L形式封装的SiC MOSFET包括三个引脚，从左至右分别是栅极(Gate，G)也叫做门极、漏极(Drain，D)、源极(Source，S)，为了和TO247-4L中的驱动器源极引脚相区别，图1a中标识为S1。在栅极上加上正向电压，形成电场，使得电子在栅极和漏极之间形成导电通道，从而可控制漏极电流的流动。

以TO247-4L形式封装的SiC MOSFET与TO247-3L形式封装的SiC MOSFET相比较，外形上增加了一个引脚，增加的引脚为驱动器源极引脚，图1b中标识为S2。脚位排列由TO247-3L三引脚封装的G-D-S1变为D-S1-S2-G，其中第二引脚S1接负载端，第三引脚S2接驱动端。

本实用新型实施例的MOS场效应晶体管的测试夹具可用于三引脚封装TO247-3L、四引脚封装TO247-4L的SiC MOSFET的测试。

接下来，参照图2来描述根据本实用新型实施例的MOS场效应晶体管的测试夹具。

所述MOS场效应晶体管具有图1a所示的栅极引脚、漏极引脚、源极引脚，或者，所述MOS场效应晶体管具有图1b所示的栅极引脚、漏极引脚、源极引脚、驱动器源极引脚，如图2所示，所述测试夹具200包括本体，设置于本体中的第一栅极插孔210、漏极插孔220、源极插孔230、驱动器源极插孔245和第二栅极插孔250，其中，第一栅极插孔210用于容纳所述栅极引脚，所述漏极插孔220用于容纳所述漏极引脚，所述源极插孔230用于容纳所述源极引脚，所述驱动器源极插孔240用于容纳所述驱动器源极引脚，所述第二栅极插孔250用于容纳所述栅极引脚。

示例性地，所述测试夹具200可以是插座，插座具有多个插孔，每个插孔对应MOS场效应晶体管的一个引脚。插座用于插接封装后的MOS场效应晶体管，通过插座实现测试电路与MOS场效应晶体管各个引脚之间的电连接。

可以理解的是，插孔数量最少是5个，也可根据一个测试夹具要同时测试的MOS场效应晶体管的数量而确定，则插孔数量相应倍增，本实用新型并不对插孔数量做具体限定。

本实用新型实施例的MOS场效应晶体管的测试夹具，能够同时满足三引脚封装TO247-3L、四引脚封装TO247-4L两种封装形式的场效应晶体管的装配，使场效应晶体管在测试时无需根据封装形式更换测试板，从而有效地提高了半导体器件的测试效率，降低了半导体产品测试费用。

在本申请的一个实施例中，所述第一栅极插孔、所述漏极插孔、所述源极插孔、所述第二栅极插孔的排布间距和排布顺序依据所述MOS场效应晶体管的封装形式确定。

具体地，所述排布顺序可以包括第一方向上按照所述第一栅极插孔、所述漏极插孔、所述源极插孔的顺序排布。

这里第一方向可以是从左到右，也可以是从右到左的方向。

具体地，所述排布顺序还包括第二方向上按照第二栅极插孔、所述驱动器源极插孔、所述源极插孔、所述漏极插孔的顺序排布。

这里第二方向可以是与第一方向相同的方向，也可以是相反的方向。

优选地，第一方向和第二方向方向相反。

例如，当TO247-3L形式封装的SiC MOSFET三个引脚间距相等，均为5.1毫米，当TO247-4L形式封装的SiC MOSFETD、S1、G三个引脚间距相等，均为5.1毫米，S2位于S1、G两个引脚的中间时，第一栅极插孔、所述漏极插孔、所述源极插孔、所述第二栅极插孔依次等间距排布，所述驱动器源极插孔位于所述源极插孔和所述第二栅极插孔中间。

接下来，参照图3来描述根据本实用新型另一实施例的MOS场效应晶体管的测试夹具。

如图3所示，针对TO247-3L和TO247-4L形式封装的SiC MOSFET的引脚排列顺序，在本申请的另一个实施例中，每种插孔具有相同的两个插孔，因此可以同时测试两个晶体管。本实施例中，用于容纳所述栅极引脚的插孔311和插孔312的开孔尺寸大于其他插孔的开孔尺寸，从而在测试时能进行引脚插孔区分，实现视觉防呆，有助于识别器件的插入方向，防止误插。

同时，用于容纳所述漏极引脚的插孔321和插孔322与用于容纳所述源极引脚的插孔331和插孔332具有空白间隔，因此只能实现一种SiC MOSFET的引脚匹配方式，实现物理防呆，防止误插。

本实施例中的测试夹具300还包括用于容纳所述源极引脚的插孔331和插孔332、用于容纳所述驱动器源极引脚的插孔341和插孔342、用于容纳所述栅极引脚的插孔351和插孔352。

在本申请的一个实施例中，每个插孔内设置有弹性连接体，在所述MOS场效应晶体管装配于所述测试夹具上时，每个弹性连接体可分别连接MOS场效应晶体管的一个引脚。弹性连接体用于实现测试器件引脚与测试电路的电连接。

在本申请的一个实施例中，所述弹性连接体可以包括弹簧针、弹簧片或能对所述引脚夹紧的夹紧件。

应当注意，弹性连接体的形式和结构只是示例性的，而非限制性的，根据需要，弹性连接体也可以采用其他形式具有弹性的连接体，并不以上述为限制。

在本申请的一个实施例中，所述第一栅极插孔中的弹性连接体和所述第二栅极插孔中的弹性连接体电连接。

具体地，所述第一栅极插孔中的弹性连接体和所述第二栅极插孔中的弹性连接体的连接可以通过承载所述测试夹具的线路板实现。

线路板具体可以是印制电路板(Printed Circuit Board，PCB)。线路板上设置有导电布线，第一栅极插孔中的弹性连接体通过所述导电布线和所述第二栅极插孔中的弹性连接体的电连接。

本申请实施例还提供了一种MOS场效应晶体管的测试板。图4是根据本实用新型一实施例的测试板的示意性框图，如图4所示，该测试板400包括：测试母板410和一个或多个如上第一方面中任一项所述的测试夹具420。

通过本申请实施例提供的测试板，能够同时满足两种封装形式的场效应晶体管的装配，使场效应晶体管在测试时无需根据封装形式更换测试板，从而有效地提高了半导体器件的测试效率，降低了半导体产品测试费用。

在测试时，测试夹具420通过测试母板410与测试设备连接，被测器件插入测试夹具420后即可实现与测试设备连接。这里的测试设备能够提供半导体器件测试时所需的资源，例如测量仪器、信号源、转换开关、电源等。

在本申请的一个实施例中，所述测试夹具可以通过焊接、簧片形变接触、PIN针形变接触中的任意一种方式安装于所述测试母板上，从而实现测试夹具与测试母板的连接。

在本申请的一个实施例中，所述测试母板为印刷电路板，所述印刷电路板设置有导电布线，所述测试夹具通过所述导电布线接收测试信号以实现测试。

在本申请的一个实施例中，所述测试板用于FT测试或老化测试。

具体地，老化测试可以包括高温门极偏置测试(High Temperature Gate Bias，HTGB)、高温反偏测试(High Temperature Reverse Bias，HTRB)等可靠性测试。

高温门极偏置测试是针对碳化硅MOS管的实验项目。在高温环境下对门极长期施加电压会促使门极的性能加速老化，且MOSFET的门极长期承受正电压，或者负电压，其门极的门槛值VGSth会发生漂移。

HTRB目的是暴露跟时间、应力相关的缺陷，这些缺陷通常是钝化层的可移动离子或温度驱动的杂质。半导体器件制造过程中有可能引入杂质，杂质在强电场作用下会呈现加速移动或扩散现象，最终杂质将扩散至半导体内部导致失效。同样的晶片表面钝化层损坏后，杂质可能迁移到晶片内部导致失效。HTRB试验可以使这些失效加速呈现，排查出异常器件。

接下来，结合图5-图7说明测试夹具中各个插孔间的电路连接关系。

图5是根据本实用新型一实施例的HTRB老化板的示意性电路连接图，如图5所示，在进行HTRB测试时，G引脚、S1引脚、S2引脚均与电源的负极连接，D引脚通过保险丝与电源的正极连接。

图6是根据本实用新型一实施例的HTGB老化板的示意性电路连接图；图6中(a)为HTGB+测试时老化板的示意性电路连接图，(b)HTGB-测试时老化板的示意性电路连接图，如图6中(a)所示，在进行HTGB+测试时，G引脚均通过保险丝与电源的正极连接，其他引脚均与电源的负极连接，此时G极和S极之间为正电压，具体电压可以是正20伏如图6中(b)所示，在进行HTGB-测试时，G引脚均与电源的负极连接，其他引脚均通过保险丝与电源的正极连接，此时G极和S极之间为负电压，具体电压可以是负20伏。

图7是根据本实用新型一实施例的直流测试的示意性电路连接图，如图7所示，直流测试盒中的DV端口用于输出漏极电压，SV端口用于输出源极电压，GV端口用于输出栅极电压，DI端口用于输出漏极电流，SI端口用于输出源极电流，GI端口用于输出栅极电流。D引脚连接DI端口，S1引脚连接SI端口，S2引脚连接SV端口，G引脚分别连接GV端口和GI端口。

通过本实施例的测试板，可以提升FT测试和老化效率，封装切换无需重新搭建测试平台。

尽管这里已经参考附图描述了示例实施例，应理解上述示例实施例仅仅是示例性的，并且不意图将本实用新型的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本实用新型的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本实用新型的范围之内。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本实用新型的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本实用新型并帮助理解各个实用新型方面中的一个或多个，在对本实用新型的示例性实施例的描述中，本实用新型的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本实用新型的的方法解释成反映如下意图：即所要求保护的本实用新型要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其实用新型点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本实用新型的单独实施例。

本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本实用新型的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本实用新型进行说明而不是对本实用新型进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本实用新型可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上所述，仅为本实用新型的具体实施方式或对具体实施方式的说明，本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。本实用新型的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种MOS场效应晶体管的测试夹具，所述MOS场效应晶体管具有栅极引脚、漏极引脚、源极引脚，或者，所述MOS场效应晶体管具有栅极引脚、漏极引脚、源极引脚、驱动器源极引脚，其特征在于，所述测试夹具包括本体，设置于所述本体中的第一栅极插孔、漏极插孔、源极插孔、驱动器源极插孔和第二栅极插孔，其中，所述第一栅极插孔用于容纳所述栅极引脚，所述漏极插孔用于容纳所述漏极引脚，所述源极插孔用于容纳所述源极引脚，所述驱动器源极插孔用于容纳所述驱动器源极引脚，所述第二栅极插孔用于容纳所述栅极引脚。

2.如权利要求1所述的MOS场效应晶体管的测试夹具，其特征在于，所述第一栅极插孔、所述漏极插孔、所述源极插孔、所述第二栅极插孔、所述驱动器源极插孔的排布间距和排布顺序依据所述MOS场效应晶体管的封装形式确定。

3.如权利要求2所述的MOS场效应晶体管的测试夹具，其特征在于，所述排布顺序包括第一方向上按照所述第一栅极插孔、所述漏极插孔、所述源极插孔的顺序排布。

4.如权利要求2所述的MOS场效应晶体管的测试夹具，其特征在于，所述排布顺序还包括第二方向上按照第二栅极插孔、所述驱动器源极插孔、所述源极插孔、所述漏极插孔的顺序排布。

5.如权利要求2所述的MOS场效应晶体管的测试夹具，其特征在于，第一栅极插孔、所述漏极插孔、所述源极插孔、所述第二栅极插孔依次等间距排布，所述驱动器源极插孔位于所述源极插孔和所述第二栅极插孔中间。

6.如权利要求4所述的MOS场效应晶体管的测试夹具，其特征在于，所述第一栅极插孔的开孔尺寸大于所述漏极插孔、所述源极插孔的开孔尺寸；和/或

在所述第二方向上，所述源极插孔和所述漏极插孔之间的间隔大于所述源极插孔和所述驱动器源极插孔之间的间隔。

7.一种MOS场效应晶体管的测试板，其特征在于，包括：

测试母板，

一个或多个权利要求1～6中任意一项所述的测试夹具。

8.如权利要求7所述的MOS场效应晶体管的测试板，其特征在于，所述测试夹具通过焊接、簧片形变接触、PIN针形变接触中的任意一种方式安装于所述测试母板上。

9.如权利要求7所述的MOS场效应晶体管的测试板，其特征在于，所述测试母板为印刷电路板，所述印刷电路板设置有导电布线，所述测试夹具通过所述导电布线接收测试信号以实现测试。

10.如权利要求7所述的MOS场效应晶体管的测试板，其特征在于，所述测试板用于FT测试或老化测试。