CN220208965U - 一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备 - Google Patents
一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备 Download PDFInfo
- Publication number
- CN220208965U CN220208965U CN202321375667.0U CN202321375667U CN220208965U CN 220208965 U CN220208965 U CN 220208965U CN 202321375667 U CN202321375667 U CN 202321375667U CN 220208965 U CN220208965 U CN 220208965U
- Authority
- CN
- China
- Prior art keywords
- pins
- array
- package
- chip
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 claims abstract description 28
- 238000003491 array Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本公开涉及一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备，一种含有蜂巢排列模式的封装基板管脚的芯片，包括：排布在印刷板上的至少一行第一阵列的封装管脚以及至少一行第二阵列的封装管脚，其中，所述第一阵列的封装管脚作为奇数行封装管脚，第二阵列的封装管脚作为偶数行封装管脚，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布。本公开的芯片采用了蜂巢管脚排列模式，同样数目的管脚相较于传统棋盘排列模式节省了约13.5％的面积。换言之，相较于传统的棋盘排列模式，采用了蜂巢排列模式可以使得相同面积多容纳15％的管脚数目。
Description
技术领域
本公开涉及芯片设计技术领域，更为具体来说，本公开涉及一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备。
背景技术
现有BGA技术制程的管脚之间的距离(Ball Pitch)是固定的，一般为1毫米，更先进的制程可以把管脚之间的距离缩小为0.9毫米，从而提升了管脚的密度，使得同样面积可以集成更多的管脚，对信号来讲提升了信号密度，对交换机来说就提升了吞吐带宽，对电源供电来讲提升了供电效能；使得大功率芯片设计的供电需求得到了一定程度的满足和改善。
如何提出一种新的排列方式，可以提升了芯片的管脚密度，具有相同管脚数目的芯片封装在拥有同样性能的同时可以拥有更小的尺寸就成为亟待解决的技术问题。
实用新型内容
为解决现有技术的不能满足用户的拥有同样性能的同时可以拥有更小的尺寸的设计需求的技术问题。
为实现上述技术目的，本公开提供了一种含有蜂巢排列模式的封装基板管脚的芯片，包括：排布在印刷板上的至少一行第一阵列的封装管脚以及至少一行第二阵列的封装管脚，其中，所述第一阵列的封装管脚作为奇数行封装管脚，第二阵列的封装管脚作为偶数行封装管脚，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布。
进一步，任意两个所述封装管脚间的管脚间距不小于0.9mm。
进一步，所述第一阵列以及所述第二阵列的行数不少于3行；
所述第一阵列的封装管脚的数量以及所述第二阵列的封装管脚的数量不少于6个。
进一步，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布具体包括：
任意一个非边缘处的所述第一阵列的封装管脚位于与其最接近的两个所述第二阵列的封装管脚的连线的中垂线上；
且任意一个非边缘处的所述第一阵列的封装管脚以及与其最接近的两个所述第二阵列的封装管脚构成正三角形。
为了解决上述问题，本公开还提供了一种电子设备，包含有上述的含有蜂巢排列模式的封装基板管脚的芯片。
本公开的有益效果包括：
如果现有技术所述的棋盘排列模式所占面积为一个单位的话，那么同样数目的管脚采用了本公开所主张的蜂巢式六角形排列模式，所占面积就是√3/2个单位面积，约等于0.866个单位面积。
仿真显示，在新的信号管脚排列模式下，信号之间的串扰仍能够满足10G/25G bpsNRZ信号以及56G/112G bps PAM4信号的传输。因此，采用了蜂巢排列模式，在周边信号输入输出区，同样数目的管脚相较于传统棋盘排列模式节省了约13.5％的面积，同时当中心供电区域的管脚数目也保持不变时，中心区域相较于传统棋盘排列模式也节省了约13.5％的面积。因此相较于传统棋盘排列模式，整体的封装尺寸也节省了13.5％的面积。这意味着，新的管脚排列模式在拥有同样性能的同时可以使得封装基板拥有更小的尺寸，节省了成本。换言之，相较于传统的棋盘排列模式，当中心供电区面积保持不变时，采用了蜂巢排列模式可以使得相同面积多容纳15％的供电区域的管脚，则中心区域的等效电阻下降了15％，发热也相应的得到了改善，所需的散热设备成本也得到了相应的降低。而且由于电源区管脚数目的增多，也为去耦电容的放置提供了更多的空间，从而有效降低了芯片端的电压纹波，进一步为芯片稳定的工作提供了保障。
附图说明
图1示出了现有技术的芯片管脚分布示意图；
图2示出了本公开的芯片管脚分布示意图；
图3示出了现有的BGA管脚排列，输入信号棋盘排列模式示意图，其中，白色为隔离地管脚，灰色为高速信号管脚；
图4示出了现有的BGA管脚排列，输出信号棋盘排列模式示意图，其中，白色为隔离地管脚，灰色为高速信号管脚；
图5示出了现有的BGA管脚排列，中心数字供电区棋盘排列模式示意图，其中，白色为隔离地管脚，灰色为电源管脚；
图6示出了本公开的BGA管脚排列，输入/输出信号六边形蜂巢排列模式示意图，其中，白色为隔离地管脚，灰色为高速信号管脚；
图7示出了本公开的BGA管脚排列，中心数字供电区六边形蜂巢排列模式示意图，其中，白色为隔离地管脚，灰色为电源管脚；
图8示出了传统棋盘排列模式所占面积示意图；
图9示出了本公开的六边形蜂巢排列模式所占面积示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
实施例一：
如图6和图7所示，
本公开提供了一种含有蜂巢排列模式的封装基板管脚的芯片，包括：排布在印刷板上的至少一行第一阵列的封装管脚以及至少一行第二阵列的封装管脚，其中，所述第一阵列的封装管脚作为奇数行封装管脚，第二阵列的封装管脚作为偶数行封装管脚，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布。
进一步，任意两个所述封装管脚间的管脚间距不小于0.9mm。
进一步，所述第一阵列以及所述第二阵列的行数不少于3行；
所述第一阵列的封装管脚的数量以及所述第二阵列的封装管脚的数量不少于6个。
进一步，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布具体包括：
任意一个非边缘处的所述第一阵列的封装管脚位于与其最接近的两个所述第二阵列的封装管脚的连线的中垂线上；
且任意一个非边缘处的所述第一阵列的封装管脚以及与其最接近的两个所述第二阵列的封装管脚构成正三角形。
如附图8和图9所示的那样，如果现有技术所述的棋盘排列模式所占面积为一个单位的话，那么同样数目的管脚采用了本公开所主张的蜂巢式六角形排列模式，所占面积就是√3/2个单位面积，约等于0.866个单位面积。仿真显示，在新的信号管脚排列模式下，信号之间的串扰仍能够满足10G/25Gbps NRZ信号以及56G/112G bps PAM4信号的传输。因此，采用了蜂巢排列模式，在周边信号输入输出区，同样数目的管脚相较于传统棋盘排列模式节省了约13.5％的面积，同时当中心供电区域的管脚数目也保持不变时，中心区域相较于传统棋盘排列模式也节省了约13.5％的面积。因此相较于传统棋盘排列模式，整体的封装尺寸节省了13.5％的面积。这意味着，新的管脚排列模式在拥有同样性能的同时可以使得封装基板拥有更小的尺寸，节省了成本。换言之，相较于传统的棋盘排列模式，当中心供电区面积保持不变时，采用了蜂巢排列模式可以使得相同面积多容纳15％的供电区域的管脚，则中心区域的等效电阻下降了15％，发热也相应的得到了改善，所需的散热设备成本也得到了相应的降低。而且由于电源区管脚数目的增多，也为去耦电容的放置提供了更多的空间，从而有效降低了芯片端的电压纹波，进一步为芯片稳定的工作提供了保障。
为了解决上述问题，本公开还提供了一种电子设备，包含有上述的含有蜂巢排列模式的封装基板管脚的芯片。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (5)
1.一种含有蜂巢排列模式的封装基板管脚的芯片，包括：排布在印刷板上的至少一行第一阵列的封装管脚以及至少一行第二阵列的封装管脚，其中，所述第一阵列的封装管脚作为奇数行封装管脚，第二阵列的封装管脚作为偶数行封装管脚，其特征在于，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布。
2.根据权利要求1所述的芯片，其特征在于，任意两个所述封装管脚间的管脚间距不小于0.9mm。
3.根据权利要求1所述的芯片，其特征在于，所述第一阵列以及所述第二阵列的行数不少于3行；
所述第一阵列的封装管脚的数量以及所述第二阵列的封装管脚的数量不少于6个。
4.根据权利要求1所述的芯片，其特征在于，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布具体包括：
任意一个非边缘处的所述第一阵列的封装管脚位于与其最接近的两个所述第二阵列的封装管脚的连线的中垂线上；
且任意一个非边缘处的所述第一阵列的封装管脚以及与其最接近的两个所述第二阵列的封装管脚构成正三角形。
5.一种电子设备，其特征在于，包含有如权利要求1～4任一项中所述的含有蜂巢排列模式的封装基板管脚的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321375667.0U CN220208965U (zh) | 2023-06-01 | 2023-06-01 | 一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321375667.0U CN220208965U (zh) | 2023-06-01 | 2023-06-01 | 一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220208965U true CN220208965U (zh) | 2023-12-19 |
Family
ID=89137753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321375667.0U Active CN220208965U (zh) | 2023-06-01 | 2023-06-01 | 一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220208965U (zh) |
-
2023
- 2023-06-01 CN CN202321375667.0U patent/CN220208965U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821127B2 (en) | Semiconductor device package having buffered memory module and method thereof | |
| US11670630B2 (en) | Multi-chip structure including a memory die stacked on die having programmable integrated circuit | |
| KR100733745B1 (ko) | 계층형 모듈 | |
| CN102782825B (zh) | 用于高性能接口的互连图案 | |
| CN1235226C (zh) | 自行端接式高频储存器模块 | |
| CN1959425A (zh) | 半导体设备测试装置及半导体设备测试方法 | |
| US11158621B2 (en) | Double side mounted large MCM package with memory channel length reduction | |
| CN116525584A (zh) | 含有蜂巢排列模式的封装基板管脚的芯片及管脚排布方法 | |
| WO2021259021A1 (zh) | 印刷电路板及具有该印刷电路板的电子设备 | |
| WO2021078071A1 (zh) | 一种封装结构及封装方法 | |
| CN220208965U (zh) | 一种含有蜂巢排列模式的封装基板管脚的芯片及电子设备 | |
| CN110970386A (zh) | 多节距球栅阵列 | |
| WO2013110179A1 (en) | Method and apparatus for connecting memory dies to form a memory system | |
| US7683483B2 (en) | Electronic device with connection bumps | |
| CN117293122A (zh) | 用于高密度装置封装的六边形布置连接图案 | |
| CN1250057C (zh) | 信号传输结构 | |
| CN221150014U (zh) | 一种led显示器件及led显示面板 | |
| CN219658706U (zh) | 二次封装ssd设备 | |
| CN219085973U (zh) | 一种芯片内多列die堆叠结构 | |
| TWI842074B (zh) | 線路板、接點排列、及電子總成 | |
| CN215834522U (zh) | 显示面板 | |
| WO2023109266A1 (zh) | 芯片封装结构及其光电设备 | |
| CN216600179U (zh) | Pcb板结构 | |
| CN216054710U (zh) | 一种基于氮化物Micro LED阵列的显示结构 | |
| CN220368849U (zh) | 一种用于焊盘菱形分布bga的电路板布线结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |