CN102782825B - 用于高性能接口的互连图案 - Google Patents

用于高性能接口的互连图案 Download PDF

Info

Publication number
CN102782825B
CN102782825B CN201180008590.7A CN201180008590A CN102782825B CN 102782825 B CN102782825 B CN 102782825B CN 201180008590 A CN201180008590 A CN 201180008590A CN 102782825 B CN102782825 B CN 102782825B
Authority
CN
China
Prior art keywords
contact
distance
difference
earthing
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180008590.7A
Other languages
English (en)
Other versions
CN102782825A (zh
Inventor
刘辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102782825A publication Critical patent/CN102782825A/zh
Application granted granted Critical
Publication of CN102782825B publication Critical patent/CN102782825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7082—Coupling device supported only by cooperation with PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

在一个实施方式中，差分信号触点和接地触点位于行和列的直线阵列中，接地触点隔开三倍的、相邻的行或列之间的间距距离，信号触点紧邻接地触点定位。具体地，每个差分对中的两个触点彼此间隔一个间距距离，每个差分触点对中的一个触点定位成离接地触点一个间距距离，该差分对中的另一个触点定位成离同一接地触点约倍的间距距离。在第二实施方式中，差分信号触点和接地触点位于六边形阵列中，其中接地触点隔开三倍的、相邻的触点之间的间距距离，信号触点紧邻接地触点定位。具体地，每个差分对中的两个触点彼此间隔一个间距距离，而且每个差分触点对中的两个触点定位成离接地触点一个间距距离。

Description

用于高性能接口的互连图案
背景技术
本申请涉及封装设计，更具体地涉及用于高性能装置诸如高速差分信号收发器对和存储器接口的电互连的图案。如本领域所公知的，这种接口通常使用球栅阵列（BGA）或针栅阵列（PGA）实现。BGA是位于封装表面上的焊球或焊料块的面阵列。PGA是位于封装表面之下的插针的面阵列。BGA或PGA被用于将封装连接至下一级封装。请参见R.R.Tummala的“FundamentalsofMicrosystemsPackaging（微型系统封装基础）”中的第67页、第68页、279-281页、680-682页、第925页（McGraw-Hill，2001），其全部内容通过引用并入本文。为了方便起见，在下文中术语“触点（contact）”或“互连（interconnect）”用于指焊球、焊料块和互连的插针以及类似的连接件。
在设计高速差分信号接口时，一种方法是将差分信号对定位在接地触点的附近。图1描绘了基板120上的触点位置110的行102和列104的传统直线阵列100，其中相邻的行和相邻的列均间隔距离D，距离D通常被称为间距。在传统的接口中，多个接地触点130位于相隔距离3D或3个间距距离的某些触点位置110处。多对差分触点140、145或多或少地随机分布在其它触点位置110处。在图1中，每个差分对由在一对触点140、145之间延伸的实线指示。其它触点诸如触点160可提供功率或经过接口的其它信号。一些触点位置可以是空的。
显而易见地，差分对的触点之间的距离存在变化，在一些情况下为一个间距距离D并且在其它情况下为在一些情况下，两个或更多个差分对相邻并且彼此平行，诸如由虚线A或虚线B圈起的那对。这些情况可能增加串扰（cross-talk）。
如以下结合图4所讨论的，诸如图1的互连图案的性能不是最优的。对与对之间的差分阻抗明显变化，并且耦合系数过高。
发明内容
本发明针对相对于现有技术图案具有提高的性能的互连图案。
在本发明的一个实施方式中，信号触点和接地触点位于行和列的、规则的直线阵列中，其中接地触点相隔三倍的、相邻行或列之间的间距，信号触点紧邻接地触点。具体地，每个差分触点对中的一个触点离接地触点一个间距距离，该差分对中的另一触点离同一接地触点约倍的间距距离。
在本发明的另一实施方式中，信号触点和接地触点位于规则的六边形阵列中，其中接地触点相隔三倍的、相邻的触点之间的间距距离，信号触点紧邻接地触点。具体地，每个差分触点对中的两个触点离接地触点一个间距距离。
附图说明
通过下面的详细描述，本发明的这些和其它目的、特征和优点将更加明显，在附图中：
图1描绘了用于分布接地触点和差分信号触点的传统触点图案；
图2描绘了本发明的第一实施方式；
图3描绘了本发明的第二实施方式；以及
图4是在图1和2中所描绘的图案的差分阻抗的曲线图。
具体实施方式
图2描绘了在基板220上的触点位置210的行202和列204的直线阵列200，其中相邻的行和相邻的列均间隔距离D，距离D通常被称为间距（pitch）。多个接地触点230位于相隔距离3D或3个间距距离的一些触点位置210处。多对差分触点240、245位于其它触点位置210处，其中每对中的触点彼此间隔一个间距距离D。每对差分触点由在触点240、245对之间延伸的实线标识。每对中的一个触点240通过与接地触点230相隔一个间距距离D的方式位于阵列中，该对中的另一个触点245与同一接地触点230距离约通过这种布置，每个差分对中的两个触点位于以接地触点为中心的、触点的3×3阵列235中；并且如果两个不同的差分对中的触点在阵列中彼此间隔一个间距距离，则这两个差分对是彼此垂直的而非彼此平行。而且，触点的3×3阵列可重复而无需迫使两个差分对彼此相邻和平行并且一对中的每个触点与另一相邻对中的相应触点间隔相同的距离。
基板220可以是包含电路的任意表面，该表面上的电路将与另一表面上的电路连接。例如，它可以是半导体集成电路、或芯片载体、或电路板。如上所述，触点可以是插针（pin）、焊球、焊料块或类似的连接件。差分触点通常携带高速差分信号，诸如在高性能存储器接口中使用的诸如低压差分信号（lowvoltagedifferentialsignal，LVDS）或高速差分选通信号（differentialstrobesignal，DQS）。诸如触点260的其它触点可用于提供功率或经过接口的其它信号，一些触点位置可以是空的。
图2所示的触点的图案优选地为重复的图案，该重复的图案通过将触点位置的整个阵列200上的触点图案步进重复而形成。示意性地，该重复的图案是由矩形框250限定的18个触点的图案。
图3描绘了基板320上的触点位置310的规则的六边形阵列300，其中相邻的触点位置在彼此成60度的三个方向中的每个方向上隔开距离D，距离D通常被称为间距。多个接地触点330位于相隔距离3D或三个间距距离的一些触点位置处。多对差分触点340、345位于其它触点位置310处，其中每对中的触点彼此隔开一个间距距离D。每对触点由在触点340、345对之间延伸的实线标识。每对中的两个触点与同一接地触点330间隔一个间距距离D。通过这种布置，差分对的触点包围接地触点，并且没有差分对彼此相邻和平行。此外，图案可重复而无需使差分对位于使它们彼此相邻和平行的位置处。
再者，基板320可以是包含电路的任意表面，该表面上的电路将与另一表面上的电路连接；并且触点可以是插针、焊球、焊料块或其它连接件。诸如触点360的其它触点可用于提供功率或经过接口的其它信号，一些触点位置可以是空的。
图3所示的图案是重复的图案，该重复的图案通过将触点位置的整个阵列300上的触点图案步进重复而形成。如图所示，该重复的图案是由框350限定的18个触点。
尽管图2的互连图案与图1的图案具有相同数量的接地触点，但是图2的图案的性能得到了显著提高。如图4所示，图2的图案中的不同信号对的差分阻抗的范围为约140至150欧姆之间，并且与例如图1的互连图案中见到的差分阻抗相比具有明显小的变化。串扰也得到了显著的改善。通过图2的互连图案，两对触点之间观察到的最差耦合系数为0.073，而在图1的互连图案的两对之间观察到的最差耦合系数为0.082。对于图2的互连图案而言，从所有相邻触点观察到的总的最差耦合系数为0.132，而对于图1的互连图案而言，从所有相邻触点观察到的总的最差耦合系数为0.169。因此，图2的图案使两对之间的最差情况耦合系数降低了约11%，并且使总的最差情况耦合系数降低了约22%。
图3的六边形对串扰的减少程度不如图2的直线阵列，因为差分对彼此不成直角。然而，它允许触点位置具有更大的密度，允许接地触点与差分对的两个触点之间具有一致的间隔，并且可能在这些特性有利时是有用的。
对本领域技术人员而言显而易见的是，可在本发明的精神和范围内实现上面的各种变型。

Claims (19)

1.在基板上的触点位置的规则阵列中的多个触点，所述触点位置相互之间至少在第一和第二方向上隔开一个间距距离，所述多个触点包括：
多个接地触点，位于所述触点位置中的部分触点位置处，并且在所述第一和第二方向上隔开三个间距距离；以及
多对差分触点，每个触点均位于触点位置处，每对差分触点中的触点彼此隔开一个间距距离，每对差分触点中的一个触点定位于所述阵列中离接地触点一个间距距离，而且每对差分触点中的另一个触点定位成离同一接地触点不超过倍的间距距离，并且没有两个差分对以彼此平行且一对的每个触点与另一对的相应触点距离一个间距距离的方式位于所述阵列中。
2.如权利要求1所述的多个触点，其中所述触点为焊球或焊料块。
3.如权利要求1所述的多个触点，其中所述触点为插针。
4.如权利要求1所述的多个触点，其中所述第一和第二方向彼此垂直。
5.如权利要求1所述的多个触点，其中所述第一和第二方向彼此成约60度的角度。
6.如权利要求5所述的多个触点，其中每个差分对中的两个触点定位成离同一接地触点一个间距距离。
7.如权利要求1所述的多个触点，其中所述差分触点中的至少一些为信号触点。
8.如权利要求1所述的多个触点，其中所述差分触点中的至少一些为控制触点。
9.如权利要求1所述的多个触点，其中所述差分触点中的至少一些为存储器选通信号。
10.在基板上的触点位置的规则的直线阵列中的多个触点，所述触点位置相互之间在相互垂直的第一和第二方向上隔开一个间距距离，所述多个触点包括：
多个接地触点，位于所述触点位置中的部分触点位置处，并且在所述第一和第二方向上隔开三个间距距离；以及
多对差分触点，每个触点均位于触点位置处，每对差分触点中的触点彼此隔开一个间距距离，每对差分触点中的一个触点定位于所述阵列中离接地触点一个间距距离，而且每对差分触点中的另一个触点定位成离同一接地触点约倍的间距距离，并且没有两个差分对以彼此平行且一对的每个触点与另一对的相应触点距离一个间距距离的方式位于所述阵列中。
11.如权利要求10所述的多个触点，其中所述触点为焊球或焊料块。
12.如权利要求10所述的多个触点，其中所述触点为插针。
13.如权利要求10所述的多个触点，其中所述差分触点中的至少一些为信号触点。
14.如权利要求10所述的多个触点，其中所述差分触点中的至少一些为控制触点。
15.在基板上的触点的行和列的直线阵列，所述触点相互之间在相互垂直的第一和第二方向上隔开一个间距距离，所述阵列包括：
多个接地触点，在所述第一和第二方向上隔开三个间距距离；
多对差分触点，每对中的触点彼此隔开一个间距距离，每对差分触点中的一个触点定位于所述阵列中离接地触点一个间距距离，而且每对差分触点中的另一个触点定位成离同一接地触点约倍的间距距离，并且没有两个差分对以彼此平行且一对的每个触点与另一对的相应触点距离一个间距距离的方式位于所述阵列中。
16.如权利要求15所述的阵列，其中所述触点为焊球或焊料块。
17.如权利要求15所述的阵列，其中所述触点为插针。
18.如权利要求15所述的阵列，其中所述差分触点中的至少一些为信号触点。
19.如权利要求15所述的阵列，其中所述差分触点中的至少一些为控制触点。
CN201180008590.7A 2010-02-09 2011-02-07 用于高性能接口的互连图案 Active CN102782825B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/702,823 US8232480B2 (en) 2010-02-09 2010-02-09 Interconnect pattern for high performance interfaces
US12/702,823 2010-02-09
PCT/US2011/023893 WO2011100190A2 (en) 2010-02-09 2011-02-07 Interconnect pattern for high performance interfaces

Publications (2)

Publication Number Publication Date
CN102782825A CN102782825A (zh) 2012-11-14
CN102782825B true CN102782825B (zh) 2016-04-27

Family

ID=44352790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180008590.7A Active CN102782825B (zh) 2010-02-09 2011-02-07 用于高性能接口的互连图案

Country Status (4)

Country Link
US (1) US8232480B2 (zh)
EP (1) EP2534675A4 (zh)
CN (1) CN102782825B (zh)
WO (1) WO2011100190A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382613B (zh) * 2009-05-04 2013-01-11 Hon Hai Prec Ind Co Ltd 電連接器
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
US8835769B1 (en) * 2012-06-15 2014-09-16 Altera Corporation High speed serial interface
CN103943585B (zh) * 2013-01-22 2017-02-08 联想(北京)有限公司 主板及其芯片封装模块和母板
EP3125285B1 (en) * 2014-03-24 2019-09-18 Photonics Electronics Technology Research Association Pad-array structure on substrate for mounting ic chip on substrate, and optical module having said pad-array structure
US9554454B2 (en) * 2014-12-17 2017-01-24 Intel Corporation Devices and methods to reduce differential signal pair crosstalk
US9955605B2 (en) * 2016-03-30 2018-04-24 Intel Corporation Hardware interface with space-efficient cell pattern
US10840173B2 (en) * 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array
TWI755017B (zh) * 2020-08-12 2022-02-11 大陸商上海兆芯集成電路有限公司 接點排列、線路板及電子總成
US11640933B2 (en) 2021-03-11 2023-05-02 Mellanox Technologies, Ltd. Ball grid array pattern for an integrated circuit
CN117293111B (zh) * 2023-11-24 2024-02-27 湖北芯擎科技有限公司 一种v型的引脚排布结构及高速差分信号芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
CN101171892A (zh) * 2005-04-07 2008-04-30 Fci公司 正交底板连接器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767252B2 (en) * 2001-10-10 2004-07-27 Molex Incorporated High speed differential signal edge card connector and circuit board layouts therefor
US6994569B2 (en) * 2001-11-14 2006-02-07 Fci America Technology, Inc. Electrical connectors having contacts that may be selectively designated as either signal or ground contacts
US7207807B2 (en) * 2004-12-02 2007-04-24 Tyco Electronics Corporation Noise canceling differential connector and footprint
US7335976B2 (en) * 2005-05-25 2008-02-26 International Business Machines Corporation Crosstalk reduction in electrical interconnects using differential signaling
JP4542579B2 (ja) * 2007-11-05 2010-09-15 日本航空電子工業株式会社 コネクタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
CN101171892A (zh) * 2005-04-07 2008-04-30 Fci公司 正交底板连接器

Also Published As

Publication number Publication date
WO2011100190A2 (en) 2011-08-18
US20110192640A1 (en) 2011-08-11
WO2011100190A3 (en) 2011-11-24
CN102782825A (zh) 2012-11-14
EP2534675A4 (en) 2015-03-04
EP2534675A2 (en) 2012-12-19
US8232480B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
CN102782825B (zh) 用于高性能接口的互连图案
US8338948B2 (en) Ball grid array with improved single-ended and differential signal performance
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
EP2534683B1 (en) Interconnect pattern for transceiver package
US8120927B2 (en) Printed circuit board
US20140268577A1 (en) Chip package connector assembly
US9425149B1 (en) Integrated circuit package routing with reduced crosstalk
US11652035B2 (en) Multi-pitch ball grid array
US20200137887A1 (en) Printed circuit board and communications device
JP2006128633A (ja) 多端子素子及びプリント配線板
JP6159820B2 (ja) 半導体装置および情報処理装置
CN112218425A (zh) 接点排列、线路板及电子总成
US20090253278A1 (en) Printed circuit board
CN210899808U (zh) 一种差分对布线结构以及具有该结构的电路板
CN111446234A (zh) 用于高密度装置封装的六边形布置连接图案
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
JP2011134789A (ja) 半導体装置、及びプリント配線板
US9824978B2 (en) Connection patterns for high-density device packaging
KR102688214B1 (ko) 신호 전송용 전기 커넥터
US8835769B1 (en) High speed serial interface
JP2011258718A (ja) 電子装置、配線基板、及び電子装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant