CN220155524U - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN220155524U
CN220155524U CN202321131369.7U CN202321131369U CN220155524U CN 220155524 U CN220155524 U CN 220155524U CN 202321131369 U CN202321131369 U CN 202321131369U CN 220155524 U CN220155524 U CN 220155524U
Authority
CN
China
Prior art keywords
wafer
molding material
die
sidewalls
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321131369.7U
Other languages
English (en)
Inventor
李澄杰
吴志伟
施应庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220155524U publication Critical patent/CN220155524U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种半导体结构，包括晶圆、第一重布线路、结构晶粒以及第一模封材料。第一重布线路结构位在晶圆的第一侧。第一重布线路结构的侧壁从晶圆的相应侧壁凹陷。晶粒附接至第一重布线路结构。第一重布线路结构介于晶圆和晶粒之间。第一模封材料围绕晶粒和围绕第一重布线路结构。第一模封材料沿第一重布线路结构的侧壁和晶粒的侧壁延伸。

Description

半导体结构
技术领域
本实用新型实施例是有关于一种半导体结构。
背景技术
由于各种电子元件(如晶体管、二极管、电阻器、电容等)的集成密度不断改善，半导体产业经历了快速增长。在大多数情况下，集成密度的这种改善来自于最小特征尺寸的反复减小，这允许更多的元件集成到给定的面积中。随着最近对更小电子装置的需求不断增长，对半导体晶粒的更小、更有创意的封装技术的需求也在增长。
随着对缩小电子装置的需求的增长，对半导体晶粒的更小、更有创意的封装技术的需求已经出现。这种封装技术的一个示例是层叠式封装(PoP)技术。在PoP装置中，顶部半导体封装堆叠在底部半导体封装的顶部，以提供高集成度和元件密度。另一个示例是衬底上晶圆上芯片(CoWoS)结构，其中半导体芯片连接到晶圆(例如，中介层)以形成晶圆上芯片(CoW)结构。然后将CoW结构连接到衬底(例如，印刷电路板)以形成CoWoS结构。这些和其他先进的封装技术能够生产具有增强功能和小的占用面积的半导体元件。
实用新型内容
本申请提供一种半导体结构，包括：晶圆；在晶圆的第一侧的第一重布线路结构，其中第一重布线路结构的侧壁从晶圆的相应侧壁凹陷；晶粒附接于第一重布线路结构，其中第一重布线路结构介于晶圆与晶粒之间；以及围绕晶粒和围绕第一重布线路结构的第一模封材料，其中第一模封材料沿着晶粒的侧壁与第一重布线路结构的侧壁延伸。
附图说明
结合随附附图阅读以下具体描述会最佳地理解本实用新型内容的态样。需要注意的是，根据业界的标准做法，各种特征并不是按比例绘制。事实上，可出于论述清楚起见而任意地增加或减少各种特征中的尺寸。
图1、图2A、图2B和图3至图6示出了根据实施例在不同制造阶段的半导体结构的各种视图。
图7示出了根据实施例的集成扇出(InFO)封装的剖视图。
图8A、图8B、图9和图10示出了根据另一实施例的在不同制造阶段的半导体结构的各种视图。
图11示出了根据另一实施例的集成扇出(InFO)封装的剖视图。
图12示出了根据一些实施例用于形成半导体结构的方法的流程图。
具体实施方式
以下揭露内容提供用于实施本实用新型的不同特征的许多不同实施例或实例。下面描述元件和配置的具体实例以简化本实用新型内容。当然，此等实例并不意欲为限制性的。举例来说，在以下描述中，第一特征形成于第二特征上方或之上可以包括第一特征与第二特征直接接触的实施例，且也可包括额外特征可形成于第一特征与第二特征之间，以使得第一特征与第二特征可以不直接接触的实施例。
此外，为了便于描述，可在本文中使用诸如“在...之下(beneath)”、“在...下方(below)”、“下部(lower)”、“在...之上(above)”、“上部(upper)”以及类似者的空间相对术语来描述如在附图中示出的一个元件或特征与另一个元件或特征的关系。除附图中所描绘的方向之外，空间相对术语还意欲涵盖装置在使用或操作中的不同定向。设备可以以其他方式定向(旋转90度或处于其他定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。在本文的讨论中，除非另有说明，不同的图中相同或相似的标号指的是由相同或相似的形成方法使用相同或相似的材料形成的相同或相似的元件。
在一些实施例中、凹槽是使用激光工具沿晶圆的切割区在晶圆上的重布线路结构中所形成。凹槽延伸穿过重布线路结构的多个介电层以暴露出晶圆。接着，将晶粒附接到晶圆的晶粒附接区，并在晶圆上的晶粒周围形成模封材料。模封材料填充至凹槽内。接着，使用刀片执行切割工艺以分离形成在晶圆上的CoW封装。重布线路结构中形成的凹槽可以让切割工艺在刀片不接触重布线路结构的介电层的情况下进行，从而避免了切割工艺时介电层的开裂。凹槽可以进一步减少在形成的CoW封装中施加在介电层上的应力。
图1、图2A、图2B和图3至图6示出了根据一实施例在不同制造阶段的半导体结构100的各种视图(例如，剖视图，顶视图)。在图1、图2A、图2B和图3至图6所示的工艺流程中，形成晶圆上芯片(CoW)结构。需注意的是，为简单起见，图1、图2A、图2B和图3至图6中的一些可以仅说明半导体结构100的一部分(例如，包括一个CoW封装的部分)，但要理解可以同时形成多个CoW封装(例如，在相同的工艺步骤中形成)在晶圆上，并且可以被单片化(例如，切割)以形成多个单独的CoW封装。
图1示出了中介层110的剖视图，其包括衬底101(也可称为晶圆101)、衬底101上的重布线路结构106和电耦合到重布线路结构106的外部连接件111(也可称为导电接垫111)。
衬底101可以例如是掺杂或未掺杂的硅衬底，或绝缘层覆硅(SOI)衬底的有源层。然而，衬底101可以替代地是玻璃衬底、陶瓷衬底、聚合物衬底或可以提供合适的保护及/或互连功能的任何其他衬底。在示例性实施例中，衬底101是圆形硅晶圆，直径为例如约300mm。
在一些实施例中，衬底101可以包括电子元件，例如电阻器、电容、信号分布电路、其组合或其类似者。这些电子元件可以是有源、无源或其组合。在其他实施例中，衬底101中没有有源和无源电子元件。所有这样的组合完全旨在包括在本实用新型的范围内。
在图1的示例中，穿孔103从衬底101的前侧101F向衬底101的背侧101B延伸。穿孔103从前侧101F延伸至衬底101，但不延伸穿过衬底101。在后续的工艺中，衬底101被减薄，穿孔103延伸穿过(减薄的)衬底101，以提供衬底101的前侧101F和背侧101B之间的电连接。穿孔103可由合适的导电材料形成，例如铜、钨、铝合金、掺杂多晶硅、其组合、其类似者。阻障层可以形成在穿孔103和衬底101之间。阻障层可以包括合适的材料，例如氮化钛，但是可以替代地使用其他材料，例如氮化钽、钛或其类似者。
在衬底101的前侧101F上形成重布线路结构106。重布线路结构106包括形成在一个或多个介电层105与形成在一个或多个介电层105中的导电特征109(例如，导线和通孔)。图1中所示的介电层105和导电特征109的数量是非限制性示例。其他数量的介电层105和导电特征109也是可能的并且完全旨在包括在本实用新型的范围内。
在一些实施例中，重布线路结构106中的介电层105由氮化硅等氮化物、氧化硅等氧化物、磷硅玻璃(PSG)、硼硅玻璃(BSG)、掺杂硼磷硅玻璃(BPSG)或其类似者所形成。一个或多个介电层105可以由任何合适的沉积工艺形成，例如旋涂、化学气相沉积(CVD)、层压、其类似者或其组合。
在一些实施例中，重布线路结构106中的导电特征109包括导线及/或导电通孔，通孔由合适的导电材料如铜、钛、钨、铝或其类似者所形成。导电特征可以通过例如在介电层105中形成开口以暴露下面的导电特征、在介电层105上方和开口中形成晶种层、在晶种层上方形成具有设计图案的图案化光刻胶、在晶种层上方与设计图案中电镀(例如，电镀(electroplating)或化学镀(electroless plating))导电材料，并去除光刻胶和其上未形成导电材料的部分晶种层。
仍然参考图1，在重布线路结构106上形成介电层107。形成外部连接件111以延伸穿过介电层107并电耦合到重布线路结构106的导电特征109。介电层107可以由与介电层105相同或相似的材料，使用相同或相似的形成方法所形成，细节不再赘述。用于介电层105和107的示例材料包括具有多孔结构的氧化硅，例如未掺杂的硅玻璃(USG)或氟硅玻璃(FSG)。在一些实施例中，介电层107被认为是重布线路结构106的顶层，因此，外部连接件111被认为是在重布线路结构106上形成的。
外部连接件111形成在重布线路结构106的导电特征109上并电耦合到导电特征109。外部连接件111可以是任何合适类型的外部接点，例如微型凸块、铜柱、铜层、镍层、无铅(LF)层、化学镍化学钯浸金(ENEPIG)层、Cu/LF层、Sn/Ag层、Sn/Pb、其组合或其类似者。
接着，在图2A中，在沿切割区的晶圆101的重布线路结构106中形成凹槽115。形成凹槽115(也称为凹口115)，以延伸穿过重布线路结构106并暴露下面的晶圆101。在示例性实施例中，凹槽115是使用激光工具113所形成。在激光刻蚀工艺期间，激光工具113的激光光束烧蚀沿晶圆101的切割区设置的重布线路结构106的部分以形成凹槽115。在一些实施例中，一个激光工具113可以沿晶圆101的切割区多次移动以形成凹槽115。在一些实施例中，多个激光工具113可以沿切割区平行移动，以在更短的时间内形成凹槽115。
在图2A的例子中，凹槽115暴露出介电层105/107的侧壁，而晶圆101暴露在凹槽115的底部。在一些实施例中，激光刻蚀工艺还去除了晶圆101的上部，因此，凹槽115延伸到晶圆101中。作为激光刻蚀的结果，凹槽115的侧壁可能是弯曲的，并且凹槽115的底部也可能是弯曲的，如图2A所示。
使用激光工具形成凹槽115可防止介电层105和107在凹槽115形成期间开裂。在一些实施例中，晶圆101上形成的介电层105和107较脆，且如果用刀片切开介电层的105/107形成凹槽115可能会在应力下开裂。使用激光工具113避免了刀片切割介电层105/107时产生的应力，从而避免了介电层105/107的开裂。
图2B示出了图2A中所示的结构的俯视图。为简单起见，并非所有图2A的特征都显示在图2B中。图2B显示了晶圆101与沿晶圆101的切割区延伸的凹槽115。换句话说，凹槽115与晶圆101的切割区重叠。凹槽115定义多个晶粒附接区(例如，由彼此相交的水平凹槽115和垂直凹槽115定义的矩形区)。图2B进一步示出了附接至晶粒附接区之一的晶粒121(以虚线示出)。图2B中的晶粒121可以对应图3中的晶粒121。
接着，在图3中，将晶粒121接合到中介层110的外部连接件111。晶粒121包括衬底、形成在衬底中/上的电子元件(例如，晶体管、电阻器、电容、二极管或其类似者)，以及在衬底上方连接电子元件以形成晶粒121的功能电路的互连结构。晶粒121还包括晶粒连接件129，它为晶粒121的功能电路提供电性连接。
晶粒121中的衬底可以是掺杂或未掺杂的半导体衬底、或绝缘层覆硅(SOI)衬底的有源层。一般而言，SOI衬底包含一层半导体材料，例如硅、锗、硅锗、SOI、绝缘体覆硅锗(SGOI)或其组合。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
晶粒121的电子元件包括各种各样的有源装置(例如，晶体管)和无源元件(例如，电容、电阻器、电感器)及其类似者。晶粒121的电子元件可以在晶粒121的衬底内或上使用任何合适的方法形成。晶粒121的互连结构包括形成在一个或多个介电层中的一个或多个金属化层(例如铜层)，并用于连接各种电子元件以形成晶粒121的功能电路。
一个或多个钝化层(未示出)可以形成在晶粒121的互连结构之上，以为晶粒121的下面的结构提供一定程度的保护。钝化层可由一种或多种合适的介电材料如氧化硅、氮化硅、低介电常数介电质如碳掺杂氧化物、极低低介电常数介电质如多孔碳掺杂二氧化硅、其组合、或其类似者所制成。钝化层可以通过诸如化学气相沉积(CVD)的工艺形成，尽管可以使用任何合适的工艺。
接触垫123形成在钝化层上方并延伸穿过钝化层以电性接触于晶粒121的互连结构。接触垫123可以包括铝，但是可以替代地使用其他材料，例如铜。
在接触垫123上形成晶粒121中的晶粒连接件129，以提供用于电连接到晶粒121的电路的导电区。晶粒连接件129可以是铜柱、接点凸块例如微型凸块或其类似者，并且可以包括材料例如铜、锡、银或其他合适的材料。图3进一步示出了接触垫123和晶粒连接件129周围的介电层125和127。介电层125和127中的每一个都可以由合适的介电材料(例如，聚合物层)使用任何合适的形成方法所形成。
在一些实施例中，执行回焊工艺以将晶粒连接件129与对应的外部连接件111接合经由焊料区131。在晶粒121与中介层110接合后，晶粒121与中介层110之间形成底胶材料133。底胶材料133、举例来说，可以包括液态环氧树脂，其例如使用分配针或其他合适的分配工具以分配在晶粒121和中介层110之间的间隙，然后固化以硬化。如图3所示，底胶材料133填充至晶粒121和中介层110之间的间隙，也可以沿着晶粒121的下部侧壁延伸。在其他实施例中，省略了底胶材料133。
接着，在晶粒121周围的中介层110上形成模封材料135。在形成有底胶材料133的实施例中模封材料135还围绕底胶材料133。值得注意的是，模封材料135填充了凹槽115，因此覆盖介电层105/107的侧壁(例如，物理接触并沿其延伸)。
例如，模封材料135可以包括环氧树脂、有机聚合物、添加或不添加二氧化硅类的填料或玻璃填料的聚合物或其他材料。在一些实施例中，模封材料135包括液态模塑化合物(LMC)，其在应用时为凝胶型液体。模封材料135在应用时还可以包括液态或固态。可选地，模封材料135可以包括其他绝缘及/或封装材料。在一些实施例中，使用晶圆级别模塑工艺于模封材料135。模封材料135可以使用，举例来说、压缩模塑、传递模塑、模塑底部填充(MUF)或其他方法来模封。
接着，在一些实施例中，使用固化工艺固化模封材料135。固化工艺可以包括使用退火工艺或其他加热工艺将模封材料135加热到预定温度达一段预定时间。固化工艺还可以包括紫外线(UV)曝光工艺、红外线(IR)能量曝光工艺、其组合或其与加热工艺的组合。可选地，可以使用其他方法固化模封材料135。在一些实施例中，不包括固化工艺。在形成模封材料135之后，可以执行平坦化工艺，例如化学和机械平坦化(化学机械研磨(CMP))，以实现模封材料135的水平上表面。
接着，在图4中，翻转图3的结构，并例如通过粘着层145连接到载板147(例如，直径约为300mm的载板)。载板147可由材料，例如玻璃、硅、聚合物、聚合物复合材料、金属箔、陶瓷、玻璃环氧树脂、铍氧化物、胶带材料或用于结构支撑的其他合适的材料所制成。在一些实施例中，在载板147上沉积或层压粘着层145。粘着层145可以是光敏的并且可以通过在随后的载板剥离工艺中将例如紫外(UV)光照射在载板147上而容易地与载板147分离。举例来说，粘着层145可以是光热转换(LTHC)膜。
接着，通过晶圆薄化工艺来薄化晶圆101。晶圆薄化工艺可以是刻蚀工艺(例如干式刻蚀工艺)、平坦化工艺(例如CMP)、其组合或其类似者。晶圆薄化工艺从晶圆101的背侧开始执行，一直执行到穿孔103被曝露出来。在一实施例中，晶圆薄化工艺是干式刻蚀工艺，使用刻蚀液对晶圆101的材料(例如，硅)有选择性(例如，具有更高的刻蚀速率)，并且在晶圆薄化工艺完成后，穿孔103突出到凹进晶圆101的背侧上方。
接着，在晶圆101的背侧上形成介电层137。在示例性实施例中，介电层137是由CVD工艺形成的氮化硅层。穿孔103可以突出于沉积的介电层137之上。接着，执行平坦化工艺，例如CMP，以达到穿孔103和介电层137之间的水平上表面。
接着，在介电层137上形成钝化层139A，在钝化层139A上形成导电凸块141并电耦合到穿孔103。钝化层139A例如可以是诸如聚酰亚胺的聚合物层，并且通过诸如CVD或旋涂的合适的形成方法所形成。导电凸块141可以是例如微型凸块、铜柱或其类似者。导电凸块141形成后，在钝化层139A和导电凸块141上形成钝化层139B。在图4的示例中，钝化层139B封装导电凸块141(例如，覆盖顶部表面和侧壁)并在后续工艺中保护导电凸块141。钝化层139B可以由与钝化层139A相同或相似的材料形成，因此，在随后的附图中，为简单起见，钝化层139A和139B被示为钝化层139，应理解钝化层139可以包括子层(sublayers)。
接着，在图5中，将图4的结构翻转，并安装到背磨(BG)胶带143。背磨胶带143在随后的平坦化工艺期间保护导电凸块141免受损坏。
接着，通过载板剥离工艺移除载板147。载板剥离工艺可以使用任何合适的工艺移除载板147，例如刻蚀、研磨和机械剥离。在一些实施例中，通过在载板147的表面上照射激光或UV光来剥离载板147。激光或紫外线会破坏粘着层145与载板147键结的化学键，然后载板147可以很容易地分离。接着，可以执行可选的刻蚀工艺以去除粘着层145的残留部分。
接着，执行平坦化工艺，例如CMP，以缩减模封材料135并曝露出晶粒121的背侧。平坦化工艺完成后，晶粒121和模封材料135在图5中有一个共面(coplanar)的上表面。
接着，在图6中，将晶粒粘着膜(DAF)149附接到晶粒121的背侧和模封材料135，将图5的结构翻转并连接到由框架146支撑的胶带148上。胶带148可以是用于在后续处理中将半导体结构100固定定位的切割胶带。
接着，执行切割工艺，例如沿图6中的线140，以将半导体结构100分成多个单独的CoW封装。线140对应凹槽115的中心区，或等同地，晶圆101的切割区的中心区。所属技术领域中技术人员将容易理解，多个CoW封装是通过图1至图5中的工艺步骤形成的，并且图6中的切割工艺将多个CoW封装分离成单独的CoW封装100。因此，图6中所示的结构对应于CoW封装100之一.
在一些实施例中，图6的切割工艺是使用刀片执行的。刀片切穿过钝化层139、介电层137、晶圆101和模封材料135。刀片的宽度小于凹槽115的宽度，因此在切割工艺期间，刀片不会接触介电层105/107(例如与其隔开)。因此，切割工艺对介电层105/107施加的应力很小或没有应力，以防止介电层105/107开裂。在一些实施例中，钝化层139由较软的材料(如聚酰亚胺)形成，且介电层137由更耐用的材料(如氮化硅)形成，因此使用刀片的切割工艺不会在这些层中造成开裂。
图7示出了在一实施例中的集成扇出(InFO)封装200在某个制造阶段的剖视图。InFO封装200是使用图6的CoW封装100所形成。
在图7中，在载板151上形成重布线路结构156。载板151可以具有例如大约300mm的直径。载板151可以类似于图4中的载板147，细节不再赘述。重布线路结构156包括一个或多个介电层153和形成在一个或多个介电层153中的导电特征155(例如，导线、通孔)。重布线路结构156可以由与图1中的重布线路结构106相同或相似的形成方法形成，细节不再赘述。
如图7所示，在重布线路结构156上方形成导电柱157，且其电耦合到重布线路结构156。在一些实施例中，为了形成导电柱157，在重布线路结构156的顶部介电层153形成开口，以暴露出重布线路结构156的导电特征(例如导电接垫)。接着，在顶部介电层153上和开口中形成晶种层。接着，在晶种层上形成图案光刻胶层，其中图案光刻胶层的开口对应于要形成的导电柱157的位置。接着，在图案化的光刻胶层的开口中形成(例如，通过电镀工艺)电性导电材料(例如，铜)，以填充开口。接着，去除图案化的光刻胶层，并执行刻蚀工艺以移除晶种层上未形成电性导电材料的部分。除了上述方法形成导电柱157之外，其他方法也是可能的并且完全旨在包括在本实用新型的范围内。
在一些实施例中，在形成导电柱157之后，诸如在图6中形成的那些单独的CoW封装100例如通过与导电柱157相邻的粘着层158(例如，LTHC膜)附接到重布线路结构156。在一个示例性实施例中，多个CoW封装100附接到重布线路结构156，以便在载板151上同时形成多个InFO封装。为简单起见，图7仅显示载板151上的InFO封装200的一者。
接着，在重布线路结构156上的导电柱157和CoW封装100周围形成模封材料159。在示例性实施例中，模封材料159由与CoW封装100中的模封材料135不同的材料所形成。举例来说、模封材料135和模封材料159的选择是为了确保在后续工艺中很少或没有晶圆翘曲。接着，执行平坦化工艺，例如CMP，去除模封材料159的顶部，以暴露出导电柱157和CoW封装100的导电凸块141。在平坦化之后，模封材料159、导电柱157和导电凸块141具有共面的上表面。
在一些实施例中，接下来进行切割工艺，例如通过使用刀片沿图7中的线161切割，其中线161对应于载板151的切割区，以在载板151上分离形成InFO封装200。所属技术领域中技术人员将容易理解InFO封装200可以用作例如PoP封装中的底部封装。用作顶部封装的另一半导体封装可以接合到导电凸块141以形成PoP封装。在一些实施例中，将顶部封装与各自的InFO封装200接合，以在载板151上形成多个PoP封装，然后沿线161进行切割工艺，以将PoP封装相互分离。
在CoW封装100的形成工艺期间形成的凹槽115有助于减少或防止介电层105/107在图6的切割工艺期间开裂。此外，凹槽115进一步降低了InFO封装200中介电层105/107的应力，从而进一步降低了InFO封装200中介电层105/107的损坏(例如开裂或剥离)的可能性。这是因为模封材料135填充了凹槽115，因此介电层105/107被模封材料135包围并与模封材料159分开(例如，没有接触)。如果没有凹槽115，介电层105/107的侧壁会物理接触模封材料159。由于模封材料135/159和晶圆101的热膨胀系数(CTE)之间存在失配，模封材料159会对介电层105/107施加高应力，并可能导致介电层105/107在例如高温可靠度测试中开裂或剥离。
图8A、图8B、图9和图10示出了根据另一个实施例的在不同制造阶段的半导体结构100A的各种视图(例如，剖视图，顶视图)。半导体结构100A与半导体结构100类似，但在晶圆101中形成了额外的凹槽116。细节如下所述。
图8A的工艺遵循图2A的工艺。回到图2A中，在重布线路结构106中使用激光工具暴露晶圆101形成凹槽115。为了区分图2A中的凹槽115与图8A中形成的额外凹槽116，凹槽115也称为第一凹槽115，凹槽116称为第二凹槽116。另外，在讨论半导体结构100A时，将每一第一凹槽115与相对的第二凹槽116统称为凹槽114。
在图8A中，在图2A中由激光刻蚀工艺形成第一凹槽115之后，形成第二凹槽116以从第一凹槽115的底部延伸到晶圆101。应注意的是，图2A仅显示了晶圆101(及其上覆层)的一部分对应于CoW封装100的一者，因此，仅显示了每一凹槽115中的一半。为了便于论述，图8A显示了晶圆101(及其上覆层)的相邻部分(例如，至线150的左侧)，因此，在线150的位置显示了第一凹槽115的完整剖视图和第二凹槽116的完整剖视图。线150沿着第一凹槽115的中心(或第二凹槽116的中心)。
在示例性实施例中，第二凹槽116是通过使用刀片118沿第一凹槽115切割所形成。举例来说，刀片118与第一凹槽115的中心区对齐(例如，由线150表示)，并从第一凹槽115的底部切入晶圆101以形成第二凹槽116，第二凹槽116延伸到晶圆101中，但不穿过晶圆101。第二凹槽116的深度大于穿孔103的高度。换句话说，第二凹槽116从晶圆101的前侧101F延伸到比穿孔103更深的晶圆101。刀片118的宽度W1被选择为小于第一凹槽115的宽度W2，使得在切割工艺期间，刀片118不接触介电层105/107的侧壁(例如与其间隔开)。这避免了介电层105/107因切割工艺引起的应力而开裂。在一些实施例中，第二凹槽116的宽度W3与刀片118的宽度W1实质上相同(例如，W1＝W3)。如图8A所示，第一凹槽115的宽度W2大于第二凹槽116的宽度W3。因此，在俯视图中，每个第二凹槽116都比相应的第一凹槽115窄，并且与第一凹槽115设置在一起。在图8A的示例中，第一凹槽115具有弯曲的侧壁(例如，由于激光刻蚀)，而第二凹槽116具有直的侧壁(例如，由于刀片切割)。在一些实施例中，使用刀片118形成第二凹槽116改善了制造工艺的产量，因为使用激光形成深凹槽(例如，116)可能不实际或可能花费太长时间。
图8B示出了图8A中所示的结构的俯视图。为简单起见，并非所有图8A的特征都显示在图8B中。图8B显示了晶圆101，且第一凹槽115沿晶圆101的切割区延伸。图8B还示出了第二凹槽116，其也沿切割区延伸并且设置在相应第一凹槽115的边界内。举例来说，每个第二凹槽116是相对于相应的第一凹槽115的中心。图8B进一步示出了附接至晶粒附接区的一者的晶粒121(以虚线示出)。图8B中的晶粒121可以对应图9中的晶粒121。
接着，在图9中，晶粒121接合至中介层110的外部连接件111。在晶粒121和中介层110之间形成底胶材料133。在中介层110上的晶粒121周围形成模封材料135。应注意的是，模封材料135填充了第一凹槽115和第二凹槽116。工艺与图3类似，细节不再赘述。
接着，对图9的结构进行与图4相同的工艺，使晶圆101变薄，且在晶圆101的背侧处形成介电层137、导电凸块141、钝化层139A/139B。接着，遵循在图5中进行的相同工艺，将结构翻转贴附在背磨胶带143上，对模封材料135进行平坦化工艺，如CMP，以缩减模封材料135并暴露出晶粒121的背侧。
接着，如图10所示，在晶粒121的背侧和模封材料135上附接晶粒粘着膜(DAF)149，半导体结构100A附接到由框架146支撑的胶带148上。胶带148可以是用于在后续处理中将半导体结构100A固定定位的切割胶带。
接着，执行切割工艺，例如沿图10中的线140，以将半导体结构100A分成多个单独的CoW封装100A。线140对应凹槽115的中心区，或等同地，晶圆101的切割区的中心区。
在一些实施例中，图10的切割工艺是使用刀片进行的。刀片切穿过钝化层139、介电层137和模封材料135。需注意的是，由于第二凹槽116与薄化的晶圆101，模封材料135围绕晶圆101(例如，每个CoW封装100A中的晶圆部分)和介电层105/107。换句话说，晶圆101的侧壁和介电层105/107的侧壁分别从钝化层139的侧壁(或介电层137的侧壁)凹陷，并被模封材料135覆盖。因此，部分模封材料135在第二凹槽116内接触(例如，物理接触)并沿介电层137的下表面延伸。
如上所述，由于第二凹槽116的形成，晶圆101的侧壁和介电层105/107的侧壁从钝化层139的相应侧壁(或介电层137的侧壁)凹陷。因此，在图10的切割工艺中，刀片的宽度可以选择小一点，这样刀片就不会接触晶圆101或介电层105/107，这样可以减少或避免晶圆101的开裂，以及介电层105/107在切割工艺期间开裂。举例来说，在图10的切割工艺中使用的刀片的宽度W4可以选择为小于第二凹槽116的宽度W3(参见图8A)，使得在图10的切割工艺期间，刀片不接触(例如，被分隔开)晶圆101或介电层105/107。此外，在这种配置下，随后形成的模封材料159(见图11)不会接触晶圆101的侧壁，这进一步减少了晶圆主体上的应力聚集，降低了介电层105/107剥落和开裂的风险。如图在一些实施例中所示，刀片的宽度W4可以选择在宽度W3和宽度W2之间(例如，W3≤W4<W2),这样在图10的切割工艺期间，刀片接触晶圆101但不是接触介电层105/107。
图11示出了，在另一个实施例中的集成扇出(InFO)封装200A的剖视图。InFO封装200A是使用图10的CoW封装100A所形成。工艺与图7相同，细节不再赘述。
图12说明了根据一些实施例用于制造半导体结构的方法1000的流程图。应当理解的是，图12中所示的实施例方法仅仅是许多可能的实施例方法的示例。所属技术领域中技术人员将认识到许多变化、替代和修改。举例来说，可以添加、移除、替换、重新布置和重复如图12中所示的各个步骤。
如图12所示，在方框1010处，部分重布线路结构被移除以形成重布线路结构中的第一凹槽，其中重布线路结构形成在晶圆的第一侧，其中第一凹槽延伸穿过重布线路结构以暴露晶圆。在方框1020处，在第一凹槽形成后，晶粒附接到重布线路结构。在方框1030处，在重布线路结构上形成模封材料，其中模封材料填充至第一凹槽并围绕晶粒。在方框1040处，在晶圆相对于晶圆的第一侧的第二侧形成钝化层。在方框1050处，从晶圆的第二侧执行切割工艺，沿着第一凹槽穿过钝化层、晶圆和模封材料。
在此描述的一些实施例中的有利的特征可以包括降低介电层105/107的损坏(例如，开裂或剥落)的可能性。举例来说，第一凹槽115允许切割工艺中使用的刀片在不接触介电层105/107的情况下进行切割。第二凹槽116允许切割工艺中使用的刀片在不接触晶圆101或介电层105/107的情况下进行切割。由于形成了凹槽(例如115、及/或116)，介电层105/107的侧壁被模封材料135覆盖并与模封材料159间隔开，这进一步减少了在形成InFO封装中施加在介电层105/107上的应力。因此，形成的装置的可靠性和生产良率得到改善。
根据一实施例，形成半导体结构的方法包括：在晶圆的第一侧形成第一重布线路结构，第一重布线路结构包括介电层和介电层中的导电特征；在第一重布线路结构中形成凹槽，凹槽暴露出介电层和晶圆的侧壁，凹槽定义出多个晶粒附接区；将多个晶粒附接到多个晶粒附接区中的第一重布线路结构；在晶圆的第一侧形成第一模封材料围绕多个晶粒，第一模封材料填充至凹槽；在与晶圆的第一侧相对的晶圆的第二侧形成钝化层；从晶圆的第二侧沿凹槽切割形成多个单独的半导体封装，多个单独的半导体封装中的每一个包括各自的晶粒。在一实施例中，凹槽沿晶圆的切割区形成。在一实施例中，形成凹槽包括通过使用激光工具去除沿切割区设置的介电层的部分来形成第一凹槽。在一实施例中，第一凹槽延伸穿过第一重布线路结构且暴露出在第一凹槽底部的晶圆。在一实施例中，形成凹槽还包括，在使用激光工具形成第一凹槽之后，形成从第一凹槽的底部延伸到晶圆的第二凹槽。在一实施例中，形成第二凹槽包括使用刀片从第一凹槽的底部切入晶圆。在一实施例中，刀片的宽度小于第一凹槽的宽度，因此在切割期间中刀片与第一重布线路结构间隔开。在一实施例中，形成第二凹槽形成为延伸到但不穿过晶圆。在一实施例中，第一凹槽比第二凹槽宽。在一实施例中，方法在切割之后还包括：将多个单独的半导体封装中的半导体封装附接到第二重布线路结构的第一侧，其中第二重布线路结构形成在载板上。在与半导体封装相邻的第二重布线路结构的第一侧形成导电柱；在半导体封装周围的第二重布线路结构的第一侧上形成第二模封材料。
根据一实施例，形成半导体结构的方法包括：去除部分重布线路结构，以在重布线路结构中形成第一凹槽，其中重布线路结构形成在晶圆的第一侧，其中第一凹槽延伸穿过重布线路结构以暴露出晶圆；在第一凹槽形成后将晶粒附接到重布线路结构；在重布线路结构上形成模封材料，其中模封材料填充第一凹槽并包围晶粒；在与晶圆的第一侧相对的晶圆的第二侧形成钝化层；和从晶圆的第二侧沿着第一凹槽通过钝化层、晶圆和模封材料切割。在一实施例中，切割包括沿第一凹槽使用刀片的切割。在一实施例，在切割期间，刀片没有接触重布线路结构。在一实施例中，方法还包括，在第一凹槽形成之后，在附接晶粒之前，形成从第一凹槽的底部延伸到晶圆的第二凹槽，其中，在俯视图中，第二凹槽与第一的凹槽重叠。在一实施例中，第一凹槽是使用激光工具所形成，其中第二凹槽是通过使用刀片切入晶圆所形成。在一实施例中，在切割过程中，刀片与第一凹槽的中心对齐并与重布线路结构间隔开。
根据一实施例，一种半导体结构包括：晶圆；在晶圆的第一侧的第一重布线路结构，其中第一重布线路结构的侧壁从晶圆的相应侧壁凹陷；晶粒附接于第一重布线路结构，其中第一重布线路结构介于晶圆与晶粒之间；以及围绕晶粒和围绕第一重布线路结构的第一模封材料，其中第一模封材料沿着晶粒的侧壁与第一重布线路结构的侧壁延伸。在一实施例中，半导体结构还包括在相对晶圆的第一侧的晶圆的第二侧的钝化层，其中第一模封材料的侧壁与钝化层的相应侧壁沿相同的线对齐。在一实施例中，第一模封材料进一步沿晶圆的侧壁延伸。在一实施例中，半导体结构还包括：第二重布线路结构，其中晶粒和第一模封材料附接在第二重布线路结构的第一侧，其中第一模封材料在第二重布线路结构和第一重布线路结构之间，第二模封材料沿着第二重布线路结构的第一侧，其中第二模封材料围绕第一模封材料、晶圆和钝化层，导电柱在第二模封材料中并横向与晶圆相邻。
前文概述若干实施例的特征，以使所属技术领域中技术人员可更好地理解本实用新型内容的态样。所属技术领域中技术人员应了解，其可易于使用本实用新型内容作为设计或修改用于实现本文中所引入的实施例的相同目的及/或达成相同优点的其他工艺及结构的基础。所属技术领域中技术人员也应认识到，此类等效构造并不脱离本实用新型内容的精神及范围，且所属技术领域中技术人员可在不脱离本实用新型内容的精神及范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种半导体结构，其特征在于，包括：
晶圆；
第一重布线路结构，位在所述晶圆的第一侧，其中所述第一重布线路结构的侧壁从所述晶圆的相应侧壁凹陷；
晶粒，附接至所述第一重布线路结构，其中所述第一重布线路结构介于所述晶圆和所述晶粒之间；以及
第一模封材料，围绕所述晶粒和围绕所述第一重布线路结构，其中所述第一模封材料沿所述第一重布线路结构的侧壁和所述晶粒的侧壁延伸。
2.根据权利要求1所述的半导体结构，其特征在于，还包括钝化层，位在相对所述晶圆的所述第一侧的所述晶圆的第二侧，其中所述第一模封材料的侧壁与所述钝化层的相应侧壁沿相同的线对齐。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一模封材料进一步沿着所述晶圆的侧壁延伸。
4.根据权利要求2所述的半导体结构，其特征在于，还包括：
第二重布线路结构，其中所述晶粒和所述第一模封材料附接到所述第二重布线路结构的第一侧，其中所述第一模封材料在所述第二重布线路结构和所述第一重布线路结构之间；
第二模封材料，沿着所述第二重布线路结构的所述第一侧，其中所述第二模封材料围绕所述第一模封材料、所述晶圆和所述钝化层；以及
导电柱，在所述第二模封材料中并横向与所述晶圆相邻。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一重布线路结构还包括介电层，且所述第一模封材料覆盖所述介电层的侧壁。
6.根据权利要求5所述的半导体结构，其特征在于，所述介电层被所述第一模封材料包围。
7.根据权利要求5所述的半导体结构，其特征在于，所述介电层与所述第二模封材料分开。
8.根据权利要求1所述的半导体结构，其特征在于，还包括介电层，位在相对所述晶圆的所述第一侧的所述晶圆的第二侧，部分所述第一模封材料沿所述介电层的下表面延伸。
9.根据权利要求8所述的半导体结构，其特征在于，所述晶圆的侧壁从所述介电层的侧壁凹陷，并被所述第一模封材料覆盖。
10.根据权利要求8所述的半导体结构，其特征在于，还包括：
第二重布线路结构，其中所述晶粒和所述第一模封材料附接到所述第二重布线路结构的第一侧，其中所述第一模封材料在所述第二重布线路结构和所述第一重布线路结构之间；
第二模封材料，沿着所述第二重布线路结构的所述第一侧，其中所述第二模封材料围绕所述第一模封材料、所述晶圆和所述介电层；以及
导电柱，在所述第二模封材料中并横向与所述晶圆相邻。
CN202321131369.7U 2022-06-02 2023-05-11 半导体结构 Active CN220155524U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/830,904 US20230395431A1 (en) 2022-06-02 2022-06-02 Semiconductor Packages and Methods of Forming
US17/830,904 2022-06-02

Publications (1)

Publication Number Publication Date
CN220155524U true CN220155524U (zh) 2023-12-08

Family

ID=88977070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321131369.7U Active CN220155524U (zh) 2022-06-02 2023-05-11 半导体结构

Country Status (3)

Country Link
US (1) US20230395431A1 (zh)
CN (1) CN220155524U (zh)
TW (1) TW202349612A (zh)

Also Published As

Publication number Publication date
TW202349612A (zh) 2023-12-16
US20230395431A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
CN110970407B (zh) 集成电路封装件和方法
US11189603B2 (en) Semiconductor packages and methods of forming same
US11482508B2 (en) Semiconductor package and manufacturing method thereof
US10157852B2 (en) Multi-stacked package-on-package structures
CN109585404B (zh) 半导体封装及其形成方法
TWI703680B (zh) 半導體封裝件及其形成方法
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN107180814B (zh) 电子装置
TWI650807B (zh) 封裝體及其形成方法
CN112242367A (zh) 封装件结构及其形成方法
US11145562B2 (en) Package structure and method of manufacturing the same
US11756855B2 (en) Method of fabricating package structure
CN112242383A (zh) 芯片结构
CN110610907A (zh) 半导体结构和形成半导体结构的方法
KR102469446B1 (ko) 반도체 구조물 및 그 형성 방법
US10290605B2 (en) Fan-out package structure and method for forming the same
CN115295507A (zh) 集成电路器件和其形成方法
US11532596B2 (en) Package structure and method of forming the same
US20240021583A1 (en) Package and method of fabricating the same
CN113658944A (zh) 半导体封装件及其形成方法
TW202137345A (zh) 具有小晶片中介物的晶圓上晶片結構
CN112582389A (zh) 半导体封装件、封装件及其形成方法
CN220155524U (zh) 半导体结构
CN113990855A (zh) 封装件及制造方法
CN114695272A (zh) 集成电路封装件的形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant