CN219919615U - 电子器件的屏蔽装置及电子设备 - Google Patents
电子器件的屏蔽装置及电子设备 Download PDFInfo
- Publication number
- CN219919615U CN219919615U CN202320808994.4U CN202320808994U CN219919615U CN 219919615 U CN219919615 U CN 219919615U CN 202320808994 U CN202320808994 U CN 202320808994U CN 219919615 U CN219919615 U CN 219919615U
- Authority
- CN
- China
- Prior art keywords
- shielding
- layer
- electronic device
- insulating layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005684 electric field Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 23
- 238000003466 welding Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 155
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本公开实施例提供了一电子器件的屏蔽装置及电子设备,涉及半导体器件领域。该屏蔽装置包括:第一屏蔽层,用于屏蔽电场信号和/或磁场信号;第二绝缘层,用于至少覆盖电子器件,并支撑所述第一屏蔽层;N个连接件,用于将所述第一屏蔽层和所述第二绝缘层连接至所述电子器件所在的印刷电路板,其中,N是大于等于3的整数。本公开实施例提供的屏蔽装置可以避免电子器件对外界器件的电场干扰和/或磁场干扰,或外界器件对电子器件的电场干扰和/或磁场干扰。
Description
技术领域
本公开涉及半导体器件技术领域,尤其涉及一种电子器件的屏蔽装置及电子设备。
背景技术
随着工艺尺寸的减小以及性能提升(时钟频率增加,芯片复杂程度增加以及芯片电压的降低),微控制单元MCU(Microcontroller Unit)芯片等电子器件对于外界的电磁干扰更加敏感,抗扰度也会降低,同时MCU对外界的电磁干扰也会加强。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开实施例提供了一种电子器件的屏蔽装置及电子设备,涉及半导体器件技术领域,可以实现电子器件的电场信号和/或磁场信号的屏蔽。
本公开实施例提供了一种电子器件的屏蔽装置,包括:第一屏蔽层,用于屏蔽电场信号和/或磁场信号;第二绝缘层,用于至少覆盖所述电子器件,并支撑所述第一屏蔽层;N个连接件,用于将所述第一屏蔽层和所述第二绝缘层连接至所述电子器件所在的印刷电路板,其中,N是大于等于3的整数。
在一个实施例中,所述第一屏蔽层包括:第一屏蔽子层,由电屏蔽材料构成,用于屏蔽电场;第二屏蔽子层,由磁屏蔽材料构成,用于屏蔽磁场。
在一个实施例中,由所述电子器件向外依次为所述第二绝缘层、第二屏蔽子层和第一屏蔽子层;其中,所述N个连接件与所述第一屏蔽子层电连接。
在一个实施例中,所述第一屏蔽层为单层;所述第一屏蔽层由电屏蔽材料和磁屏蔽材料混合构成;或所述第一屏蔽层由电屏蔽材料或磁屏蔽材料构成。
在一个实施例中,所述电子器件为微控制单元芯片或片上系统芯片。
在一个实施例中,所述第二绝缘层覆盖所述电子器件的所有引脚以及所述电子器件的封装外壳。
在一个实施例中,所述第二绝缘层覆盖所述电子器件的所有引脚、封装外壳及所述电子器件的外部时钟电路。
在一个实施例中,所述第一屏蔽层和所述第二绝缘层四周分别布置有M个通孔,适于所述N个连接件分别通过所述M个通孔中的N个通孔将所述第一屏蔽层和所述第二绝缘层连接至所述印刷电路板,其中,M是大于N的整数。
在一个实施例中,所述N个连接件通过所述M个通孔均匀布置在所述第一屏蔽层和所述第二绝缘层四周,其中,所述M个通孔中的所述N个通孔对应所述印刷电路板需要屏蔽位置下的接地孔或接地覆铜区域,或者对应所述印刷电路板的预留屏蔽装置接地连接点;其中,所述第一屏蔽层和所述印刷电路板需要屏蔽位置下的接地孔或接地覆铜区域或者和所述印刷电路板的预留屏蔽装置接地连接点与所述N个连接件通过焊接连接。
本公开实施例提供了一种电子设备,包括如上实施例中任一项所述的屏蔽装置。
本申请的电子器件的屏蔽装置,包括:第一屏蔽层,用于屏蔽电场信号和/或磁场信号;第二绝缘层,用于至少覆盖所述电子器件,并支撑所述第一屏蔽层;N个连接件,用于将所述第一屏蔽层和所述第二绝缘层连接至所述电子器件所在的印刷电路板,其中,N是大于等于3的整数;本申请的电子器件的屏蔽装置可以避免电子器件对外界器件的电干扰和/或磁干扰,或外界器件对电子器件的电干扰和/或磁干扰。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开一示例性实施例中的应用本申请的电子器件的屏蔽装置的装配结构的示意图;
图2是本公开一示例性实施例中的应用本申请的电子器件的屏蔽装置的装配结构的爆炸示意图;
图3是本公开一示例性实施例中的应用本申请的第一屏蔽层和第二绝缘层的一体型的示意图;
图4是本公开一示例性实施例中的应用本申请的第二绝缘层的覆盖电子器件的示意图;
图5是本公开一示例性实施例中的应用本申请的第二绝缘层的覆盖电子器件及电子器件的时钟电路的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
本公开所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
附图仅为本公开的示意性图解,图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。附图中所示的一些方框图不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在至少一个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
此外,在本公开的描述中,用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在至少一个要素或组成部分;用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素或组成部分之外还可存在另外的要素或组成部分;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
本申请提供一种电子器件的屏蔽装置,包括:第一屏蔽层,用于屏蔽电场信号和/或磁场信号;第二绝缘层,用于至少覆盖电子器件,并支撑所述第一屏蔽层;N个连接件,用于将所述第一屏蔽层和所述第二绝缘层连接至所述电子器件所在的印刷电路板,其中,N是大于等于3的整数。
本申请的电子器件的屏蔽装置,可以避免电子器件对外界器件的电场干扰和/或磁场干扰,或外界器件对电子器件的电场干扰和/或磁场干扰。
下面结合附图对本公开实施方式提供的电子器件的屏蔽装置进行详细说明。
图1是本公开一示例性实施例中的应用本申请的电子器件的屏蔽装置的装配结构100的示意图。
参考图1,装配结构100包括第一屏蔽层110、第二绝缘层120、连接件130(3个以上)、电子器件140和印刷电路板(Printed circuit board,PCB)150。
其中,第二绝缘层120例如可以是塑料材质。第一屏蔽层110和第二绝缘层120可以是一体型也可以是分离型。一体型即第一屏蔽层110和第二绝缘层120一体,第二绝缘层120成型后,将第一屏蔽层110通过喷涂、电镀、粘贴等工艺固定在第二绝缘层120上,使第一屏蔽层110和第二绝缘层120成为一体。分离型即第一屏蔽层110和第二绝缘层120彼此分离,通过连接件130将第一屏蔽层110和第二绝缘层120连接,并再连接至印刷电路板150。
其中,图1中,电子器件140布置在印刷电路板150上,被第一屏蔽层110和第二绝缘层120遮挡,但在图1中以虚线示出。电子器件140例如可以为微控制单元(MicroprogrammedControl Unit,MCU)芯片或片上系统芯片(System on a Chip,SOC),但本公开不以此为限,电子器件140可以是布置在印刷电路板150上任何需要进行电场信号和/或磁场信号屏蔽的任何电子器件。
在图1中,由所述电子器件140向外依次为所述第二绝缘层120和第一屏蔽层110。第二绝缘层120为塑料等绝缘材料构成,可以避免第一屏蔽层110与电子器件140的引脚或其他金属部件接触造成短路现象。此外,由于第二绝缘层120为塑料等材料构成,可以为第一屏蔽层110起到支撑作用,可以降低第一屏蔽层110的厚度,从而可以降低成本。
图2是本公开一示例性实施例中的应用本申请的电子器件的屏蔽装置的装配结构100的爆炸示意图。
参考图2,图2实施例中,第一屏蔽层110、第二绝缘层120为分离型,通过连接件130将第一屏蔽层110和第二绝缘层120连接,并再连接至印刷电路板150。电子器件140通过引脚布置在印刷电路板150上。
在一个实施例中,所述第一屏蔽层和所述第二绝缘层四周分别布置有M个通孔,适于所述N个连接件分别通过所述M个通孔中的N个通孔将所述第一屏蔽层和所述第二绝缘层连接至所述印刷电路板,其中,M是大于N的整数。所述N个连接件通过所述M个通孔均匀布置在所述第一屏蔽层和所述第二绝缘层四周。其中,所述M个通孔中的所述N个通孔对应所述印刷电路板需要屏蔽位置下的接地孔或接地覆铜区域,或者对应所述印刷电路板的预留屏蔽装置接地连接点;其中,所述第一屏蔽层和所述印刷电路板需要屏蔽位置下的接地孔或接地覆铜区域或者和所述印刷电路板的预留屏蔽装置接地连接点与所述N个连接件通过焊接连接。
参考图2,第一屏蔽层110和第二绝缘层120四周分别布置有8个通孔,适于4个连接件分别通过8个通孔中的4个将所述第一屏蔽层110和所述第二绝缘层120连接至所述印刷电路板150。4个连接件通过所述8个通孔均匀布置在所述第一屏蔽层110和所述第二绝缘层120的四周。例如图2中4个连接件分别位于第一屏蔽层110和第二绝缘层120四个顶角位置的通孔,从而可以使第一屏蔽层110和第二绝缘层120与印刷电路板150稳定连接,具有更好的屏蔽效果。连接件130例如可以是铜螺钉,但本公开不以此为限,连接件130可以是具有导电功能的任何金属连接件。
在一个实施例中,连接件130可以通过焊接的方式与第一屏蔽层110实现连接,第一屏蔽层110和第二绝缘层120通过连接件130连接至印刷电路板150后,可以以焊接的方式焊接至印刷电路板150;连接件焊接至第一屏蔽层110与印刷电路板150可以使得电子器件的屏蔽装置具有良好的电场信号和/或磁场信号屏蔽功能。
在一个实施例中,第一屏蔽层110和所述第二绝缘层120四周的前述M个通孔中的N个通孔对应印刷电路板150的接地孔或接地覆铜区域或者对应印刷电路板150的预留接地连接点。例如,从8个均匀分布的通孔中选取和电路板上接地(GND)孔或者GND覆铜区域对应的4个不同方位的通孔,也可以在设计印刷电路板150时根据电子器件(例如MCU)的第一屏蔽层110和第二绝缘层120尺寸预留对应GND连接点,则从8个均匀分布的通孔中选取与前述预留GND连接点对应的4个通孔,直接对应焊接即可。
图3是本公开一示例性实施例中的应用本申请的第一屏蔽层和第二绝缘层的一体型的示意图。
参考图3,第一屏蔽层110和第二绝缘层120可以是一体型。第一屏蔽层110和第二绝缘层120一体,第二绝缘层120成型后,将第一屏蔽层110通过喷涂、电镀、粘贴等工艺固定在第二绝缘层120上,使第一屏蔽层110和第二绝缘层120成为一体。第一屏蔽层110和第二绝缘层120通过连接件130固定至印刷电路板150。
图3实施例的第一屏蔽层110和第二绝缘层120一体成型,安装更加方便快捷。
在一个实施例中,第一屏蔽层可以包括第一屏蔽子层和第二屏蔽子层;其中,第一屏蔽子层,由电场屏蔽材料构成,用于屏蔽电场;第二屏蔽子层,由磁场屏蔽材料构成,用于屏蔽磁场。第一屏蔽子层例如为铜,具体可以为铜箔;第二屏蔽子层可以例如为铁、镍等高磁导率材料结合吸波材料,如磁屏蔽胶带。
第一屏蔽子层和第二屏蔽子层可以一体型也可以是分离型。一体型即第一屏蔽子层和第二屏蔽子层一体,第二屏蔽子层成型后,将第一屏蔽子层通过喷涂、电镀、粘贴等工艺固定在第二屏蔽子层上,使第一屏蔽子层和第二屏蔽子层成为一体。分离型第一屏蔽子层和第二屏蔽子层彼此分离,通过连接件130将第第一屏蔽子层和第二屏蔽子层和第二绝缘层120固定至印刷电路板150。所述第一屏蔽层为单层的一体型时,所述第一屏蔽层由电屏蔽材料和磁屏蔽材料混合构成;或所述第一屏蔽层由电屏蔽材料或磁屏蔽材料构成。第一屏蔽层由电屏蔽材料和磁屏蔽材料混合构成例如可以是以合金的电磁屏蔽材料(铜和镍)的形式形成,或具有电磁屏蔽功能的单一材料构成;所述第一屏蔽层由电屏蔽材料或磁屏蔽材料构成例如可以是第一屏蔽子层通过喷涂、电镀、粘贴等工艺固定在第二屏蔽子层上,使第一屏蔽子层和第二屏蔽子层成为一体。
在一个实施例中,第一屏蔽层包括第一屏蔽子层和第二屏蔽子层时,由所述电子器件向外依次为所述第二绝缘层、所述第二屏蔽子层和所述第一屏蔽子层;其中,所述N个连接件与所述第一屏蔽子层电连接,例如通过焊接方式连接。
在第一屏蔽层是第一屏蔽子层和第二屏蔽子层时,电子器件的屏蔽装置同时包括第一屏蔽子层、第二屏蔽子层和第二绝缘层,使得电子器件的屏蔽装置同时具有与电子器件绝缘、屏蔽电信号和屏蔽磁信号的功能,具有更全面的技术效果。
图4是本公开一示例性实施例中的应用本申请的第二绝缘层的覆盖电子器件的示意图。
参考图4,在电子器件为微控制单元MCU时,所述第二绝缘层120覆盖所述电子器件微控制单元MCU140的所有引脚以及所述电子器件的封装外壳。
图4实施例中,电子器件使用其本身内部时钟或者其本身才是电磁辐射的干扰源或者被干扰者,干扰源可从电子器件的电源等引脚耦合或者封装外壳上空间直接辐射进去,或者电子器件本身的电磁辐射从电源等引脚或者封装外壳上辐射出去,这种实施方式中,第二绝缘层只覆盖电子器件本身(即覆盖电子器件的所有引脚以及电子器件的封装外壳)即可以避免电子器件对外界器件的电干扰和/或磁干扰,或外界器件对电子器件的电干扰和/或磁干扰。
图5是本公开一示例性实施例中的应用本申请的第二绝缘层的覆盖电子器件的所有引脚、所述电子器件的封装外壳及电子器件的外部时钟电路的示意图。
参考图5,在电子器件为微控制单元MCU140时,141是微控制单元MCU140的时钟电路;其中,142是微控制单元MCU140的复位电路;所述第二绝缘层120覆盖所述电子器件微控制单元MCU140的所有引脚、所述电子器件140的封装外壳和微控制单元MCU140的时钟电路141。其中,时钟电路141中的Y1表示石英晶体谐振器。其中,复位电路142中的Vcc表示供电电压,其耦接至微控制单元MCU140的系统电源引脚;R1表示电阻;C1表示电容;GND表示接地端;Key表示转换开关(手动开关)。
图5实施例中,电子器件140和其外部时钟电路141是电磁辐射的干扰源或者被干扰者,则第二绝缘层需要覆盖最小系统(即覆盖电子器件140的所有引脚、电子器件140的封装外壳及其时钟电路141),可以避免电子器件及其时钟电路对外界器件的电干扰和/或磁干扰,或外界器件对电子器件及其时钟电路的电干扰和/或磁干扰。值得注意的是,在一些实施例中,电子器件140的复位电路142通常设置于PCB板边缘,并且按键Key不操作时不会有电磁辐射,因此第二绝缘层在这种实施方式中不会覆盖复位电路142。
本公开实施例还提供一种电子设备,该电子设备中包括如上述任一实施例所述的电子器件的屏蔽装置。电子设备可以是任意的终端设备和/或服务器,终端设备例如可以是手机、平板电脑、台式计算机、笔记本电脑、游戏机、电视机、车载终端、可穿戴智能设备等中的任意一种或者多种。
需要注意的是,上述附图仅是根据本公开示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
需要理解的是,在本公开附图中的任何元素数量均用于示例而非限制,以及任何命名都仅用于区分,而不具有任何限制含义。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (8)
1.一种电子器件的屏蔽装置,其特征在于,包括:
第一屏蔽层,用于屏蔽电场信号和/或磁场信号;
第二绝缘层,用于至少覆盖所述电子器件,并支撑所述第一屏蔽层;
N个连接件,用于将所述第一屏蔽层和所述第二绝缘层连接至所述电子器件所在的印刷电路板,其中,N是大于等于3的整数;
其中,所述第一屏蔽层包括:
第一屏蔽子层,由电屏蔽材料构成,用于屏蔽电场;
第二屏蔽子层,由磁屏蔽材料构成,用于屏蔽磁场。
2.根据权利要求1所述的屏蔽装置,其特征在于,由所述电子器件向外依次为所述第二绝缘层、第二屏蔽子层和第一屏蔽子层;
其中,所述N个连接件与所述第一屏蔽子层电连接。
3.根据权利要求1所述的屏蔽装置,其特征在于,所述电子器件为微控制单元芯片或片上系统芯片。
4.根据权利要求1所述的屏蔽装置,其特征在于,所述第二绝缘层覆盖所述电子器件的所有引脚以及所述电子器件的封装外壳。
5.根据权利要求1所述的屏蔽装置,其特征在于,所述第二绝缘层覆盖所述电子器件的所有引脚、封装外壳及所述电子器件的外部时钟电路。
6.根据权利要求1所述的屏蔽装置,其特征在于,所述第一屏蔽层和所述第二绝缘层四周分别布置有M个通孔,适于所述N个连接件分别通过所述M个通孔中的N个通孔将所述第一屏蔽层和所述第二绝缘层连接至所述印刷电路板,其中,M是大于N的整数。
7.根据权利要求6所述的屏蔽装置,其特征在于,所述N个连接件通过所述M个通孔均匀布置在所述第一屏蔽层和所述第二绝缘层四周,
其中,所述M个通孔中的所述N个通孔对应所述印刷电路板需要屏蔽位置下的接地孔或接地覆铜区域,或者对应所述印刷电路板的预留屏蔽装置接地连接点;
其中,所述第一屏蔽层和所述印刷电路板需要屏蔽位置下的接地孔或接地覆铜区域或者和所述印刷电路板的预留屏蔽装置接地连接点与所述N个连接件通过焊接连接。
8.一种电子设备,其特征在于,包括权利要求1-7中任一项所述的屏蔽装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320808994.4U CN219919615U (zh) | 2023-04-12 | 2023-04-12 | 电子器件的屏蔽装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320808994.4U CN219919615U (zh) | 2023-04-12 | 2023-04-12 | 电子器件的屏蔽装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219919615U true CN219919615U (zh) | 2023-10-27 |
Family
ID=88463135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320808994.4U Active CN219919615U (zh) | 2023-04-12 | 2023-04-12 | 电子器件的屏蔽装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219919615U (zh) |
-
2023
- 2023-04-12 CN CN202320808994.4U patent/CN219919615U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0663142B1 (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
JP2002196837A (ja) | 通信機能を有する電子機器 | |
WO2018211791A1 (ja) | 携帯型電子機器 | |
JP2010158011A (ja) | 無線データ端末機器の無線性能を改善する方法および装置 | |
CN101166410A (zh) | 电磁干扰屏蔽装置及其应用的电子设备 | |
CN219919615U (zh) | 电子器件的屏蔽装置及电子设备 | |
US6707675B1 (en) | EMI containment device and method | |
JP2779761B2 (ja) | 2連式ジャンパコネクタ | |
CN113571895B (zh) | 天线装置的接地结构、天线装置及电子设备 | |
JPH1075082A (ja) | 薄型無線装置 | |
JPH1131891A (ja) | プリント基板の保持方法および保持構造 | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
CN216719012U (zh) | 航空平板电脑 | |
JP2005191827A (ja) | アンテナモジュール及びその取付装置 | |
US7061435B2 (en) | Monopole antenna assembly | |
CN219717426U (zh) | 一种连接器及其连接组件 | |
CN210042729U (zh) | 一种电子设备 | |
CN217115078U (zh) | 一种usb连接器及电子设备 | |
JPH06169211A (ja) | アンテナの装着構造 | |
CN219801246U (zh) | 电子设备 | |
JP2005020766A (ja) | 携帯無線機 | |
JP2001223604A (ja) | 無線通信モジュール | |
KR200491338Y1 (ko) | 터치 장치의 신호 전송 배선 조립 구조 | |
JPH11284291A (ja) | 回路基板およびこの回路基板を搭載した液晶表示装置 | |
CN106410520B (zh) | 降低电磁干扰的结构及降低电磁干扰的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |