CN219892179U - 一种芯片封装共晶结构 - Google Patents

Abstract

本实用新型公开了一种芯片封装共晶结构，包括芯片(1)、基体(2)和位于芯片(1)的背面与基体(2)的正面之间的共晶层(3)，所述共晶层(3)均匀设置有若干结合孔(31)，结合孔(31)内填充有低熔点金属结合块。本实用新型提高了芯片和基板的结合力。

Description

一种芯片封装共晶结构

技术领域

本实用新型涉及芯片封装领域，特别涉及一种芯片封装共晶结构。

背景技术

早期的芯片贴装的方式为胶粘贴法，胶粘贴法是将芯片和基板胶(包括银胶、硅胶、白胶)固晶的方式连接。即先把胶滴在基板上，然后把芯片放在基板上有胶的位置，通过胶的粘结作用把芯片固定在基板上由于胶(无论是银胶、硅胶还是白胶)的热传导系数比较低，所以用此种方法把芯片固定在基板上，存在一个隐忧，即芯片内产生的热不能有效的传导出去，进而造成芯片可靠性的衰减，此隐忧在大功率芯片中尤其显著。

为了解决胶粘贴法由于热传导效率差而导致的芯片可靠性衰减的问题，工程师们通过共晶的方法把芯片连接在基板上(此共晶材料具有高的热传导率)。即在芯片的背面和基板的正面之间放置共晶片，然后在一定的温度和压力下，使共晶片与芯片的背面与基板的正面发生共晶反应，进而使芯片和基板结合在一起，图1为现有的共晶结构，其中，共晶层3位于芯片1与基体2之间，共晶层3由共晶片与芯片1及基体2共晶反应形成。

虽然图1的共晶结构较胶粘贴法形成的芯片封装显著提高了芯片的可靠性，但图1的共晶结构存在如下缺陷：芯片1和基板2的结合力比较差。

实用新型内容

为了解决上述技术问题，本实用新型提供一种芯片封装共晶结构，该芯片封装共晶结构提高了芯片和基板的结合力。

一种芯片封装共晶结构，包括芯片、基体和位于芯片的背面与基体的正面之间的共晶层，其特征在于，所述共晶层均匀设置有若干结合孔，结合孔内填充有低熔点金属结合块。通过若干结合孔及孔内共晶形成的低熔点金属结合块，提高了芯片和基板的结合力。

作为优选，所述共晶层由共晶片在共晶时与芯片的背面与基体的正面共晶形成。

作为优选，所述共晶片上开设有与若干结合孔对应的若干小孔。

作为优选，所述小孔总面积：共晶片面积之比为0.1-0.3。通过合理设置的小孔总面积：共晶片面积之比，避免了空洞或裂缝的形成。

作为优选，所述结合孔总面积：共晶层面积之比也为0.1-0.3。

与现有技术相比，本实用新型的原理及有益效果在于：

本实用新型一方面提高了芯片和基板的结合力，另一方面避免了空洞或裂缝的形成。

附图说明

图1是本实用新型背景技术结构图；

图2是本实用新型的一种芯片封装共晶结构整体结构示意图；

图3是本实用新型共晶片整体结构示意图；

图中：1、芯片，2、基体，3、共晶层，31、结合孔，5、共晶片，51、小孔。

具体实施方式

下面将结合附图对本实用新型作进一步说明。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖向”、“纵向”、“侧向”、“水平”、“内”、“外”、“前”、“后”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“开有”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1

请参考图2-3，图2为本实施例芯片封装共晶结构整体结构示意图，图3为共晶片俯视图示意图。

一种芯片封装共晶结构，包括芯片1、基体2和位于芯片1的背面与基体2的正面之间的共晶层3，该共晶层3均匀设置有若干结合孔31，结合孔31内填充有低熔点金属结合块。

共晶片5上开设有与若干结合孔31对应的若干小孔51，共晶层3由共晶片5在共晶时与芯片1的背面与基体2的正面共晶形成。通过在共晶片5设置若干小孔51，在共晶时，可以使芯片1的背面低熔点金属及基体2的低熔点金属均匀扩散进入小孔51，从而形成更为均匀的共晶层3，提高芯片1与基体2的结合力。

在本实施例的一个或多个具体地实施方式中，共晶层3的厚度为5-20um。

实施例2

实施例1的芯片封装共晶结构虽然提高了芯片1与基体2的结合力，但是，共晶片5与基体2及芯片1共晶后，容易产生空洞或堆料，经反复实验研究发现，引起该现象的发生在于共晶片5上的小孔51总面积与共晶片5的面积不匹配导致，当小孔51总面积占比过小时，低熔点金属溢出过大，小孔51不足以容纳低熔点金属量，当小孔51总面积占比过大时，容易形成空洞。

在本实施例的一个或多个具体地实施方式中，经反复实验验证，小孔51总面积：共晶片5面积之比为0.1-0.3时，共晶后，基本无空洞或堆料，芯片1与基体2的结合强度也较好。

当小孔51总面积：共晶片5面积之比为0.1-0.3时，结合孔31总面积：共晶层3面积之比也为0.1-0.3。

本实用新型中，低熔点金属为Sn、Bi、Cd、Pb、Se中的一种。

实施例3

分别取小孔51总面积：共晶片5面积之比为0.05，0.1，0.3，0.35的共晶片5进行共晶反应。芯片、基片及共晶反应的条件相同，共晶反应后检测是否存在空洞或是否有堆料，试验结构如下表1。

表1

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种芯片封装共晶结构，包括芯片(1)、基体(2)和位于芯片(1)的背面与基体(2)的正面之间的共晶层(3)，其特征在于，所述共晶层(3)均匀设置有若干结合孔(31)，结合孔(31)内填充有低熔点金属结合块。

2.根据权利要求1所述的芯片封装共晶结构，其特征在于，所述共晶层(3)由共晶片(5)在共晶时与芯片(1)的背面与基体(2)的正面共晶形成。

3.根据权利要求2所述的芯片封装共晶结构，其特征在于，所述共晶片(5)共晶片(5)上开设有与若干结合孔(31)对应的若干小孔(51)。

4.根据权利要求3所述的芯片封装共晶结构，其特征在于，所述小孔(51)总面积：共晶片(5)面积之比为0.1-0.3。

5.根据权利要求1所述的芯片封装共晶结构，其特征在于，所述结合孔(31)总面积：共晶层(3)面积之比也为0.1-0.3。