CN219553616U - 散热装置和电子装置 - Google Patents

散热装置和电子装置 Download PDF

Info

Publication number
CN219553616U
CN219553616U CN202223177073.7U CN202223177073U CN219553616U CN 219553616 U CN219553616 U CN 219553616U CN 202223177073 U CN202223177073 U CN 202223177073U CN 219553616 U CN219553616 U CN 219553616U
Authority
CN
China
Prior art keywords
thermally conductive
conductive layer
layer
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223177073.7U
Other languages
English (en)
Inventor
R·伦伯特
F·拉波特
C·卡迪埃克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Application granted granted Critical
Publication of CN219553616U publication Critical patent/CN219553616U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本公开的实施例涉及散热装置和电子装置。一种散热装置，其特征在于，包括：绝缘衬底，具有第一表面和第二表面并且包括导热通孔的网状结构；散热接口，包括第一导热层与第二导热层的堆叠，第一导热层不同于第二导热层；其中第一导热层位于绝缘衬底的第一表面中并且具有与绝缘衬底的第一表面共面的上表面，并且还具有与导热通孔的网状结构接触的下表面；其中堆叠包括至少一个开口，至少一个开口完全穿过第一导热层和第二导热层二者；以及其中在第一导热层中的至少一个开口由绝缘衬底的绝缘件填充。利用本公开的实施例有利地允许层具有到衬底的更好的结合，即，到衬底的更好的粘附。

Description

散热装置和电子装置
技术领域
本公开总体上涉及电子系统和装置，更具体地，涉及用于消散由这样的电子系统和装置产生的热的装置。
背景技术
由电子系统和装置产生的热量的冷却和消散的许多技术是已知的。例如，已知使用特别适于消散由电子装置或系统的部件和电路产生的热量的衬底。
希望能够至少部分地改善电子装置的散热装置。
需要电子装置的更有效的散热装置。
实用新型内容
本公开的目的是提供散热装置和电子装置，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种散热装置，包括：绝缘衬底，具有第一表面和第二表面并且包括导热通孔的网状结构；散热接口，包括第一导热层与第二导热层的堆叠，所述第一导热层不同于所述第二导热层；其中所述第一导热层位于所述绝缘衬底的所述第一表面中并且具有与所述绝缘衬底的所述第一表面共面的上表面，并且还具有与所述导热通孔的网状结构接触的下表面；其中所述堆叠包括至少一个开口，所述至少一个开口完全穿过所述第一层和所述第二层二者；以及其中在所述第一导热层中的所述至少一个开口由所述绝缘衬底的绝缘件填充。
根据一个或多个实施例，所述第一导热层包括铜层或包含铜的合金层。
根据一个或多个实施例，所述至少一个开口具有柱形形状。
根据一个或多个实施例，所述柱形形状具有多边形、矩形、正方形、长方形、椭圆形或圆形的底部。
根据一个或多个实施例，所述至少一个开口包括至少两个开口，所述至少两个开口完全穿过所述堆叠的所述第一层和所述第二层。
根据一个或多个实施例，所述至少两个开口具有相同的尺寸。
根据一个或多个实施例，所述至少两个开口具有不同的尺寸。
根据一个或多个实施例，所述至少一个开口包括以阵列形式布置的多个开口。
根据一个或多个实施例，还包括下导热层，所述下导热层布置在所述衬底的所述第二表面中并且具有与所述衬底的所述第二表面共面的下表面，并且其中所述下导热层被热耦合到所述导热通孔的网状结构。
本公开的另一方面提供了一种电子装置，包括：散热装置，包括：绝缘衬底，具有第一表面和第二表面并且包括导热通孔的网状结构；散热接口，包括第一导热层与第二导热层的堆叠，所述第一导热层不同于所述第二导热层；其中所述第一导热层位于所述绝缘衬底的所述第一表面中并且具有与所述绝缘衬底的所述第一表面共面的上表面，并且还具有与所述导热通孔的网状结构接触的下表面；其中所述堆叠包括完全穿过所述第一层和所述第二层二者的至少一个开口；以及其中所述第一层中的所述至少一个开口由所述绝缘衬底的绝缘件填充；以及电子芯片，通过粘合剂被粘合至所述散热装置，所述粘合剂填充在所述第二层中的所述至少一个开口，以便与填充在所述第一层中的所述至少一个开口的所述绝缘件接触。
根据一个或多个实施例，所述电子芯片结合到所述散热接口层的所述第二层的表面。
根据一个或多个实施例，所述粘合剂包括胶层。
根据一个或多个实施例，还包括下导热层，所述下导热层布置在所述衬底的所述第二表面中并且具有与所述衬底的所述第二表面共面的下表面，并且其中所述下导热层热耦合到所述导热通孔的网状结构。
根据一个或多个实施例，电子装置进一步包括：保护层，在所述衬底的所述第二表面处；其中所述保护层包括在所述下导热层处的腔；以及在所述腔内并且与所述下导热层接触的下散热层。
根据一个或多个实施例，电子装置进一步包括：保护层，在所述衬底的所述第一表面处；以及其中所述保护层包括在所述第一导热层处的腔；其中所述第二导热层以及所述电子芯片位于所述腔内。
利用本公开的实施例有利地允许层具有到衬底的更好的结合，即，到衬底的更好的粘附。
附图说明
前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
图1示出了电子装置的实施例的简化截面图；
图2示出了图1的装置的一部分的更详细的俯视图；以及
图3示出了图1的装置的一部分的更详细的截面图。
具体实施方式
在各个附图中，相同的特征由相同的附图标记表示。特别地，在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构，尺寸和材料特性。
为了清楚起见，仅示出和详细描述了对理解本文所述的实施例有用的步骤和元件。
除非另有说明，当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及连接在一起的两个元件时，这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦合。
在以下公开中，除非另有说明，当提及绝对位置限定词时，例如术语“前”、“后”、“顶”、“底”、“左”、“右”等、或提及相对位置限定词时，例如术语“上”、“下”、“上”、“下”等，或提及取向限定词时，例如“水平”、“垂直”等，是指图中所示的取向。
除非另有说明，表述“约”，“大约”，“基本上”和“以…量级”表示在10％以内，优选在5％以内。
图1是包括组装在散热装置104上的电子集成电路芯片102的电子装置100的实施例的截面图。
芯片102在图1中由矩形块示意性地表示。芯片102包括可能在其操作期间产生热量的各种电子电路和组件。更具体地，芯片102可能在不同的热点中产生热量，至少一个热点位于其表面106之一上，该表面106是芯片102结合到散热装置104的表面。这里，热点是指在芯片102的操作期间发射热的芯片102的表面的一部分。芯片102可以包括位于表面106之外的表面上的其它热点。
芯片102还可以包括形成在与表面106相对的表面110上的一个或多个(通常为多个)触点108。例如，触点108用于例如通过焊接线耦合到其它电子装置的其它触点。在图1中，示出了两个触点108，并且仅示出了接合到这些触点108的焊料线的两个部分。根据一个示例，通过焊线焊接方法来接合焊线。
散热装置104包括由电绝缘材料制成的衬底114。根据一个实例，该电绝缘材料可以选自包括以下材料的组：电绝缘树脂，电绝缘树脂的混合物，玻璃纤维，玻璃纤维混合物，以及树脂和玻璃纤维的混合物。衬底11还可以是印刷电路板或包括不同材料的堆叠的层压衬底。衬底114包括上表面116和与上表面116相对的下表面118。上表面116覆盖有粘合剂层120，下表面118覆盖有保护层。
根据一个实施例，装置104还包括散热接口层124(图1中的阴影线)，该散热接口层124由衬底114的表面116形成并且在粘合剂层120中形成的腔中。结合图2和3更详细地描述接口层124。
装置104还包括在衬底114的表面118的水平处和在保护层122中形成的腔中延伸的下散热层126。层126优选位于层124之下，并且可以具有例如比层124更大的表面积。层126例如由金属材料制成，例如包括镍和/或金的合金，或另一种导热金属合金。层126可以放置在导热球128上，例如金属球，诸如焊球。
装置104还包括热耦合层124和126的导热通孔130和导热迹线132的阵列。更具体地，网状结构的至少一个通孔130或一个导电轨道132与层124接触，并且至少一个通孔130或一个导电轨道132与层126接触。通孔130和轨道132例如进一步是导电的。通孔130和轨道132例如由金属材料制成，例如由诸如铜的金属制成，或者由诸如包括铜的合金的金属合金制成。通孔130和/或金属轨道132与接口层124接触，而另一通孔和/或另一金属轨道132与下层128接触。根据另一实施例，通孔130和轨道132的网状结构可以用单个导电通孔代替。
通过将芯片102的表面106接合在散热接口层124的上表面133上，即接合在与衬底114相对的接口层124的自由表面上，将芯片102组装在装置104上。为此，芯片102例如经由胶层134结合到接口层124。胶层134可适于传导由芯片102的热点耗散的热量。
当芯片102工作并且其热点产生热量时，该热量依次通过接口层124，通孔130和轨道132的网状结构，下层126以及最终的球128传导，最终在衬底114的“背面”的水平处，即在其表面118的一侧上耗散。
图2和3分别是图1所述类型的层200的114类型的衬底204的表面202处和其中形成的关于图1描述的包括最上层132和散热接口层124的类型的层200的顶视图和截面图。图3是图2沿轴线AA的截面图。
层200由由第一导热材料制成的第一层206与由第二导热材料制成的第二层208的堆叠形成。第一层206在衬底204中从其表面202延伸。第一层206对应于图1中的最上层132。第二层208位于第一层上。第二层208对应于图1中的层124。根据一个实例，第一层206具有在从8μm至35μm的范围内的厚度，例如在17μm的量级。根据一个实例，第二层208具有在从4μm至12μm的范围内的厚度，例如在8μm的量级。
根据一个实施例，层206和208是金属层。根据一个实施例，第一导热材料是铜或包含铜的合金。根据一个实施例，该第二导电材料选由以下材料组成的组：镍－金(NiAu)，镍－钯－金(NiPdAu)，包含镍的合金，包含金的合金，包含钯，锡的合金，包含锡的合金，用于焊接的合金如包含锡，银和铜的合金，ENIG(无电镀镍浸渍金)型合金，ENEPIG(无电镀镍无电镀钯浸渍金)型合金，OSP(有机表面保护)型有机材料。
根据一个实施例，层206和208包括至少一个完全穿过层206和208的开口210。该开口210例如具有带有矩形或正方形基部的柱形形状，但是根据可选实施例，可以具有长方形，椭圆形，圆形或多边形基部。如图3所示，在开口210的水平处，衬底204填充层206中的开口(使得衬底204不相对于层206凹陷)。开口210的放置可以考虑多个规则。第一规则是开口210不位于开口可能与衬底204的网状结构的通孔或导热轨道接触的位置。第二可选规则是开口210不位于可能与电子芯片的热点接触的位置。
根据实施例，堆叠包括分布在层200的表面上的多个开口210。不同的开口210可以具有不同的形状和尺寸，并且可以被安排成符合先前定义的定位规则。在图2中，圆圈表示衬底200的网状结构的通孔103在层206正下方的层(图1的最上层132)中的位置。
具有层206和208的层200可以包括全部空间，即，在芯片的热点水平处没有开口210的空间，以及在产生最少量热量的位置处的空间。层200的实心部分具有大约20mm2的最大表面积。
根据图2所示的优选实施例，该堆叠包括多个矩形或正方形的开口210，并且开口210排列成阵列。开口210可以相对于彼此以305至585μm范围内的节距布置，并且具有120至400μm范围内的宽度。开口210可以间隔大约185μm的距离。通过使用这种类型的尺寸，层200的表面可以覆盖指定给其的芯片表面面积的50－85％。
使用具有一个或多个开口210的层200的优点在于，这样的层200具有到衬底204的更好的结合(参考图1的114)，即，到衬底204的更好的粘附(与仅结合到层208的金属相反)。
这里的实施例克服了已知散热装置的全部或部分缺点。
一个实施例提供了一种散热装置，包括：衬底，所述衬底包括导热通孔和导热层的网状结构，所述导热层在所述衬底的第一表面和与所述第一表面相对的所述衬底的第二表面之间延伸；以及散热接口层，其包括由第一导热材料制成的第一层与由第二导热材料制成的第二层的堆叠，所述第一材料不同于所述第二材料。第一层的表面与所述衬底的第一表面共面。所述网状结构的至少一个所述导热通孔与所述第一层接触。该堆叠包括完全穿过第一和第二层的至少一个开口。衬底的材料填充第一层中的至少一个开口。
根据一个实施例，第一导热材料是铜或包含铜的合金。
根据一个实施方案，第二导热材料选自：镍－金(NiAu)，镍－钯－金(NiPdAu)，包含镍的合金，包含金的合金，包含钯，锡的合金，包含锡的合金，用于焊接的合金如包含锡，银和铜的合金，ENIG(无电镀镍浸渍金)型合金，ENEPIG(无电镀镍无电镀钯浸渍金)型合金，OSP(有机表面保护)型有机材料。
根据一个实施例，该开口具有柱形形状。
根据一个实施例，该开口具有柱形形状，该柱形形状具有多边形，矩形，正方形，长方形，椭圆形或圆形的底部。
根据一个实施例，其中所述至少一个开口包括完全穿过所述堆叠的至少两个开口。
根据一个实施例，所述至少两个开口具有相同的尺寸。
根据一个实施例，所述至少两个开口具有不同的尺寸。
根据一个实施例，其中所述至少一个开口包括多个开口，所述多个开口完全跨越所述堆叠且以阵列形式布置。
根据一个实施例，该装置还包括布置在所述衬底的第二表面上的下导热层。
另一实施例提供了一种包括前述散热装置的电子装置，以及组装在所述散热装置上的电子芯片。
根据一个实施例，电子芯片包括结合到与衬底相对的所述散热接口层的第五表面的第四表面。
根据一个实施例，所述第四表面通过胶层结合到所述第五表面。
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其它变型。调整开口210的尺寸和形状以优化层200在衬底204上的接合以及电子芯片的散热将在本领域技术人员的能力范围内。
最后，基于以上给出的功能指示，所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。

Claims (15)

1.一种散热装置，其特征在于，包括：
绝缘衬底，具有第一表面和第二表面并且包括导热通孔的网状结构；
散热接口，包括第一导热层与第二导热层的堆叠，所述第一导热层不同于所述第二导热层；
其中所述第一导热层位于所述绝缘衬底的所述第一表面中并且具有与所述绝缘衬底的所述第一表面共面的上表面，并且还具有与所述导热通孔的网状结构接触的下表面；
其中所述堆叠包括至少一个开口，所述至少一个开口完全穿过所述第一导热层和所述第二导热层二者；以及
其中在所述第一导热层中的所述至少一个开口由所述绝缘衬底的绝缘件填充。
2.根据权利要求1所述的散热装置，其特征在于，所述第一导热层包括铜层或包含铜的合金层。
3.根据权利要求1所述的散热装置，其特征在于，所述至少一个开口具有柱形形状。
4.根据权利要求3所述的散热装置，其特征在于，所述柱形形状具有多边形、矩形、正方形、长方形、椭圆形或圆形的底部。
5.根据权利要求1所述的散热装置，其特征在于，所述至少一个开口包括至少两个开口，所述至少两个开口完全穿过所述堆叠的所述第一导热层和所述第二导热层。
6.根据权利要求5所述的散热装置，其特征在于，所述至少两个开口具有相同的尺寸。
7.根据权利要求5所述的散热装置，其特征在于，所述至少两个开口具有不同的尺寸。
8.根据权利要求1所述的散热装置，其特征在于，所述至少一个开口包括以阵列形式布置的多个开口。
9.根据权利要求1所述的散热装置，其特征在于，还包括下导热层，所述下导热层布置在所述衬底的所述第二表面中并且具有与所述衬底的所述第二表面共面的下表面，并且其中所述下导热层被热耦合到所述导热通孔的网状结构。
10.一种电子装置，其特征在于，包括：
散热装置，包括：
绝缘衬底，具有第一表面和第二表面并且包括导热通孔的网状结构；
散热接口，包括第一导热层与第二导热层的堆叠，所述第一导热层不同于所述第二导热层；
其中所述第一导热层位于所述绝缘衬底的所述第一表面中并且具有与所述绝缘衬底的所述第一表面共面的上表面，并且还具有与所述导热通孔的网状结构接触的下表面；
其中所述堆叠包括完全穿过所述第一导热层和所述第二导热层二者的至少一个开口；以及
其中所述第一导热层中的所述至少一个开口由所述绝缘衬底的绝缘件填充；以及
电子芯片，通过粘合剂被粘合至所述散热装置，所述粘合剂填充在所述第二导热层中的所述至少一个开口，以便与填充在所述第一导热层中的所述至少一个开口的所述绝缘件接触。
11.根据权利要求10所述的电子装置，其特征在于，所述电子芯片结合到所述散热接口层的所述第二导热层的表面。
12.根据权利要求10所述的电子装置，其特征在于，所述粘合剂包括胶层。
13.根据权利要求11所述的电子装置，其特征在于，还包括下导热层，所述下导热层布置在所述衬底的所述第二表面中并且具有与所述衬底的所述第二表面共面的下表面，并且其中所述下导热层热耦合到所述导热通孔的网状结构。
14.根据权利要求13所述的电子装置，其特征在于，进一步包括：保护层，在所述衬底的所述第二表面处；
其中所述保护层包括在所述下导热层处的腔；以及
在所述腔内并且与所述下导热层接触的下散热层。
15.根据权利要求10所述的电子装置，其特征在于，进一步包括：
保护层，在所述衬底的所述第一表面处；以及
其中所述保护层包括在所述第一导热层处的腔；
其中所述第二导热层以及所述电子芯片位于所述腔内。
CN202223177073.7U 2021-11-30 2022-11-29 散热装置和电子装置 Active CN219553616U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2112736A FR3129809B1 (fr) 2021-11-30 2021-11-30 Dissipation de chaleur
FR2112736 2021-11-30
US17/989,173 US20230171927A1 (en) 2021-11-30 2022-11-17 Thermal dissipation
US17/989,173 2022-11-17

Publications (1)

Publication Number Publication Date
CN219553616U true CN219553616U (zh) 2023-08-18

Family

ID=81325186

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211511541.1A Pending CN116207054A (zh) 2021-11-30 2022-11-29 散热装置
CN202223177073.7U Active CN219553616U (zh) 2021-11-30 2022-11-29 散热装置和电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211511541.1A Pending CN116207054A (zh) 2021-11-30 2022-11-29 散热装置

Country Status (3)

Country Link
US (1) US20230171927A1 (zh)
CN (2) CN116207054A (zh)
FR (1) FR3129809B1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253518B2 (en) * 2005-06-15 2007-08-07 Endicott Interconnect Technologies, Inc. Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US9295163B2 (en) * 2013-05-30 2016-03-22 Dyi-chung Hu Method of making a circuit board structure with embedded fine-pitch wires
US20170018501A1 (en) * 2015-07-14 2017-01-19 Avago Technologies General Ip (Singapore) Pte. Ltd Via structures for thermal dissipation

Also Published As

Publication number Publication date
FR3129809A1 (fr) 2023-06-02
US20230171927A1 (en) 2023-06-01
FR3129809B1 (fr) 2024-05-10
CN116207054A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US5760469A (en) Semiconductor device and semiconductor device mounting board
CN107852811B (zh) 印刷电路板以及用于制造印刷电路板的方法
EP3310140B1 (en) Mounting assembly with a heatsink
CN104051376A (zh) 功率覆盖结构及其制作方法
US20200091116A1 (en) 3-d stacking semiconductor assembly having heat dissipation characteristics
JPH09330996A (ja) 電子パッケージ
CN1979836A (zh) 半导体装置以及使用该半导体装置的电子控制装置
JP4992532B2 (ja) 放熱基板及びその製造方法
US10672690B2 (en) Method for manufacturing an electronic assembly
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2005005629A (ja) 電子装置
JP2018117149A (ja) 表面実装可能な半導体デバイス
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
US20060226534A1 (en) Structure and assembly method of integrated circuit package
CN110637361B (zh) 电子设备
US20180220536A1 (en) Printed circuit board and printed circuit board arrangement
US8829361B2 (en) Wiring board and mounting structure using the same
CN219553616U (zh) 散热装置和电子装置
JP2019140321A (ja) 電子部品搭載用基板、及び、電子デバイス
JP3104749B2 (ja) 回路装置及びその製造方法
JP2017204589A (ja) 放熱チップ及び放熱構造
JP2865400B2 (ja) 混成集積回路装置
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法
CN117253864A (zh) 集成电路封装件
KR20130141175A (ko) 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant