CN219320349U - 一种用于射频芯片的测试板防插反结构 - Google Patents
一种用于射频芯片的测试板防插反结构 Download PDFInfo
- Publication number
- CN219320349U CN219320349U CN202223517568.XU CN202223517568U CN219320349U CN 219320349 U CN219320349 U CN 219320349U CN 202223517568 U CN202223517568 U CN 202223517568U CN 219320349 U CN219320349 U CN 219320349U
- Authority
- CN
- China
- Prior art keywords
- test board
- chip
- test
- interface
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型适用于芯片测试技术领域,提出了一种用于射频芯片的测试板防插反结构,包括芯片夹取装置,所述芯片夹取装置的一端固定连接有夹具,所述夹具背离芯片夹取装置的一端固定连接有间隔设置的第一芯片连接器与第二芯片连接器;所述第一芯片连接器背离夹具的一端电连接有第一测试板,所述第二芯片连接器背离夹具的一端电连接有第二测试板,所述第一测试板与第二测试板上分别开设有第一接口与第二接口,解决了在插接测试板时,通过计算多组中心距而防止插反,降低了对芯片测试板的生产效率,并且若是各组中心距之间的距离相差不大,会提高第一次接反的概率的问题;实现了可快速高效对测试板进行插接的技术特点。
Description
技术领域
本实用新型涉及了芯片测试技术领域,更具体地说,它涉及一种用于射频芯片的测试板防插反结构。
背景技术
现有技术中,被测芯片测试频率范围在0MHz-5GHz,属于射频测试,多个测试板(DUT)测试时,为降低测试板干扰,将多DUT板单独分开,虽然能有效的降低DUT间的干扰,但是同样带来了另外一个问题,在测试时,拆装测试板时可能将DUT安装反,这样会导致返回给测试机的结果是相反的,即DUT1和DUT2结果调换,从而造成严重的品质异常,对公司带来巨大的损失。
现有的用于射频芯片的测试板防插反结构及射频芯片测试装置,通过将接口设计到开阔的两边,在对中心距进行计算,使得在接错的情况下,无法同时安装2个测试板,并结合使用错位资源排序,使得在转接线接错的情况下会提示失败,虽然能在接口端杜绝接错的现象,但是需要计算多个不同中心距的数值,会降低生产效率,并且各中心距之间距离相差不大,也会使第一次插错的几率提高,不利于对测试板快速插接。
实用新型内容
针对现有技术存在的不足,本实用新型的目的在于提供一种能提高对测试板的插接效率的用于射频芯片的测试板防插反结构。
为实现上述目的,本实用新型提供了如下技术方案:
一种用于射频芯片的测试板防插反结构,包括芯片夹取装置,所述芯片夹取装置的一端固定连接有夹具,所述夹具背离芯片夹取装置的一端固定连接有间隔设置的第一芯片连接器与第二芯片连接器;所述第一芯片连接器背离夹具的一端电连接有第一测试板,所述第二芯片连接器背离夹具的一端电连接有第二测试板,所述第一测试板与第二测试板上分别开设有第一接口与第二接口。
本实用新型进一步设置为:所述第一接口位于第一测试板沿其长度方向上的左上角的位置处;所述第二接口位于第二测试板沿其长度方向上的右上角的位置处。
本实用新型进一步设置为:所述第一测试板上电连接有第一焊盘,所述第二测试板上电连接有第二焊盘;所述第一测试板背离夹具的一端插接配合有第三测试板,所述第二测试板背离夹具的一端插接配合有第四测试板。
本实用新型进一步设置为:所述第三测试板上设置有与第一接口相适配的插脚一,所述第四测试板上设置有与第二接口相适配的插脚二;所述插脚一的插头头部直径大小小于插头尾部的直径大小。
本实用新型进一步设置为:所述第一测试板与第三测试板背离第二测试板与第四测试板的一侧设置有若干凸起;所述第二测试板与第四测试板背离第一测试板与第三测试板的一侧设置有若干凸起。
本实用新型进一步设置为:所述芯片夹取装置任一相对的两侧上均连接有接线,所述接线的另一端连接数字模拟混合测试机,所述数字模拟混合测试机的一端电连接有处理单元,所述处理单元的另一端电连接芯片夹取装置。
本实用新型的优点是:解决了在插接测试板时,通过计算多组中心距而防止插反,降低了对芯片测试板的生产效率,并且若是各组中心距之间的距离相差不大,会提高第一次接反的概率的问题;实现了可快速高效对测试板进行插接的技术特点。
附图说明
图1为本实用新型的立体结构示意图;
图2为本实用新型的主视图;
图3为本实用新型的俯视图;
图4为本实用新型的局部示意图;
图5为本实用新型的局部示意图。
图中:1、第一芯片连接器;2、第二芯片连接器;3、第一测试板;4、第二测试板;5、第一焊盘;6、第二焊盘;7、第一接口;8、第二接口;9、芯片夹取装置;10、夹具;11、数字模拟混合测试机;12、处理单元;13、接线;14、第三测试板;15、第四测试板;16、插脚一;18、插脚二;19、凸起。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。
需要指出的是,除非另有指明,本申请使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
本实用新型中,在未作相反说明的情况下,使用的方位如“上、下”通常是针对附图所示的方向而言,或者是针对竖直、垂直或重力方向上而言的;同样地,为便于理解和描述,“左、右”通常是针对附图所示的左、右;“内、外”是指相对于各部件本身的轮廓的内、外,但上述方位词并不用于限制本实用新型。
请参阅图1-5,本实用新型提供以下技术方案:
具体地是指一种用于射频芯片的测试板防插反结构,包括芯片夹取装置9,芯片夹取装置9的一端固定连接有夹具10,夹具10背离芯片夹取装置9的一端固定连接有间隔设置的第一芯片连接器1与第二芯片连接器2;第一芯片连接器1背离夹具10的一端电连接有第一测试板3,第二芯片连接器2背离夹具10的一端电连接有第二测试板4,第一测试板3与第二测试板4上分别开设有第一接口7与第二接口8。
第一接口7位于第一测试板3沿其长度方向上的左上角的位置处;第二接口8位于第二测试板4沿其长度方向上的右上角的位置处,通过将第一接口7与第二接口8分别设置在第一测试板3与第二测试板4的各边角位置处,降低了插脚一16与插脚二18的接反概率。
第一测试板3上电连接有第一焊盘5,第二测试板4上电连接有第二焊盘6;第一测试板3背离夹具10的一端插接配合有第三测试板14,第二测试板4背离夹具10的一端插接配合有第四测试板15。
第三测试板14上设置有与第一接口7相适配的插脚一16,第四测试板15上设置有与第二接口8相适配的插脚二18;插脚一16的插头头部直径大小小于插头尾部的直径大小,通过将插脚一16与插脚二18设置为不同的形状,其中,插脚一16的插头头部直径大小小于插头尾部的直径大小,第一接口7呈沉头孔状,当插脚二18误接入到第一接口7中时,会因为尺寸不合,而无法完成插接,有效阻止了测试板之间的接反现象。
第一测试板3与第三测试板14背离第二测试板4与第四测试板15的一侧设置有若干凸起19;第二测试板4与第四测试板15背离第一测试板3与第三测试板14的一侧设置有若干凸起19,通过设置若干凸起19,并且若干凸起19均相对设置,便于在插接测试板时,根据对应凸起19的位置而进行插接,提高对测试板的插接效率。
芯片夹取装置9任一相对的两侧上均连接有接线13,接线13的另一端连接数字模拟混合测试机11,数字模拟混合测试机11的一端电连接有处理单元12,处理单元12的另一端电连接芯片夹取装置9,通过设置处理单元12,处理单元12发送定位信号到芯片夹取装置9,使得待测射频芯片到达第一预定位置,响应于来自数字模拟混合测试机11的测试结果,接着,处理单元12发送位置信号到芯片夹取装置9使得待测射频芯片到达第二预定位置,便于通过芯片夹取装置9将待测射频芯片固定于夹具10中。
本实用新型提供的一种用于射频芯片的测试板防插反结构的工作原理如下:
在使用过程中,将第三测试板14与第一测试板3进行插接,通过插脚一16配合第一接口7,而对其正确插接,再将第四测试板15与第二测试板4进行插接,通过插脚二18与第二接口8的插接配合,使其完成插接;
若是误将第四测试板15错接于第一接口7中时,由于插脚二18的插头直径大于插脚一16的插头直径,因此,在发生误接时,插脚二18并不能完全插入到第一接口7中,有效防止了各测试板之间的接反现象。以上便是整个用于射频芯片的测试板防插反结构的使用流程。
显然,上述所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、工作、器件、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
以上所述仅是本实用新型的优选实施方式,本实用新型的保护范围并不仅局限于上述实施例,凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理前提下的若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (6)
1.一种用于射频芯片的测试板防插反结构,包括芯片夹取装置(9),其特征在于:所述芯片夹取装置(9)的一端固定连接有夹具(10),所述夹具(10)背离芯片夹取装置(9)的一端固定连接有间隔设置的第一芯片连接器(1)与第二芯片连接器(2);所述第一芯片连接器(1)背离夹具(10)的一端电连接有第一测试板(3),所述第二芯片连接器(2)背离夹具(10)的一端电连接有第二测试板(4),所述第一测试板(3)与第二测试板(4)上分别开设有第一接口(7)与第二接口(8)。
2.根据权利要求1所述的一种用于射频芯片的测试板防插反结构,其特征在于:所述第一接口(7)位于第一测试板(3)沿其长度方向上的左上角的位置处;所述第二接口(8)位于第二测试板(4)沿其长度方向上的右上角的位置处。
3.根据权利要求2所述的一种用于射频芯片的测试板防插反结构,其特征在于:所述第一测试板(3)上电连接有第一焊盘(5),所述第二测试板(4)上电连接有第二焊盘(6);所述第一测试板(3)背离夹具(10)的一端插接配合有第三测试板(14),所述第二测试板(4)背离夹具(10)的一端插接配合有第四测试板(15)。
4.根据权利要求3所述的一种用于射频芯片的测试板防插反结构,其特征在于:所述第三测试板(14)上设置有与第一接口(7)相适配的插脚一(16),所述第四测试板(15)上设置有与第二接口(8)相适配的插脚二(18);所述插脚一(16)的插头头部直径大小小于插头尾部的直径大小。
5.根据权利要求4所述的一种用于射频芯片的测试板防插反结构,其特征在于:所述第一测试板(3)与第三测试板(14)背离第二测试板(4)与第四测试板(15)的一侧设置有若干凸起(19);所述第二测试板(4)与第四测试板(15)背离第一测试板(3)与第三测试板(14)的一侧设置有若干凸起(19)。
6.根据权利要求5所述的一种用于射频芯片的测试板防插反结构,其特征在于:所述芯片夹取装置(9)任一相对的两侧上均连接有接线(13),所述接线(13)的另一端连接数字模拟混合测试机(11),所述数字模拟混合测试机(11)的一端电连接有处理单元(12),所述处理单元(12)的另一端电连接芯片夹取装置(9)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223517568.XU CN219320349U (zh) | 2022-12-28 | 2022-12-28 | 一种用于射频芯片的测试板防插反结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223517568.XU CN219320349U (zh) | 2022-12-28 | 2022-12-28 | 一种用于射频芯片的测试板防插反结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219320349U true CN219320349U (zh) | 2023-07-07 |
Family
ID=87025345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223517568.XU Active CN219320349U (zh) | 2022-12-28 | 2022-12-28 | 一种用于射频芯片的测试板防插反结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219320349U (zh) |
-
2022
- 2022-12-28 CN CN202223517568.XU patent/CN219320349U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN219320349U (zh) | 一种用于射频芯片的测试板防插反结构 | |
CN111707929A (zh) | 一种pga封装微波测试夹具 | |
CN212723280U (zh) | 一种线缆测试仪转接箱 | |
CN106896242B (zh) | 探针测试连接装置 | |
CN208705412U (zh) | 测试治具 | |
CN210296675U (zh) | 一种多芯接触件结构 | |
CN210893632U (zh) | 一种开关机械特性测试仪辅助接头装置 | |
CN210923889U (zh) | 一种芯片测试架 | |
CN106291190B (zh) | Zif连接器下针测试结构 | |
CN210379689U (zh) | 一种快速可耐插拔的连接组件 | |
CN215493724U (zh) | 一种用于兼容多种老化机台测试的转接板 | |
CN220085032U (zh) | 一种线束快速测试工装板 | |
CN110582160A (zh) | 一种积木式电路板 | |
CN220903021U (zh) | 一种连接器多功能夹具 | |
CN212905167U (zh) | 天线互调测试工装 | |
CN213986719U (zh) | 电源盒测试装置 | |
TWI593979B (zh) | 轉塔式測試裝置之快拆式ic測試座 | |
CN212808508U (zh) | 芯片测试组件和芯片测试装置 | |
CN221056578U (zh) | 一种多管脚共模和差模滤波器测试工装 | |
CN214895598U (zh) | 硬件测试架 | |
CN213240226U (zh) | 测试工装治具 | |
CN117074924B (zh) | 一种液压控制器单板及单机测试工装 | |
CN219980781U (zh) | 一种光伏发电监控装置的测试工装 | |
CN213673756U (zh) | 测试多种带引线的线路板设备 | |
CN220066310U (zh) | 一种分选机测试位插座转接头 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |