CN218918897U - 显示面板和显示装置 - Google Patents
显示面板和显示装置 Download PDFInfo
- Publication number
- CN218918897U CN218918897U CN202222838969.9U CN202222838969U CN218918897U CN 218918897 U CN218918897 U CN 218918897U CN 202222838969 U CN202222838969 U CN 202222838969U CN 218918897 U CN218918897 U CN 218918897U
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- intrinsic amorphous
- source
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 18
- 238000009825 accumulation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种显示面板和显示装置，涉及显示技术领域。显示面板包括衬底、栅极金属层、第一绝缘层、本征非晶硅层、缓冲层、源漏极金属层和第二绝缘层，栅极金属层形成在衬底上，第一绝缘层形成在衬底上且覆盖栅极金属层；本征非晶硅层形成在第一绝缘层上；缓冲层形成在第一绝缘层上，且覆盖部分本征非晶硅层；源漏极金属层形成在缓冲层的上方；第二绝缘层形成在源漏极金属层上；其中，缓冲层设置在本征非晶硅层和源漏极金属层之间，分隔本征非晶硅层和源漏极金属层，源漏极金属层包括源极和漏极，源极和漏极之间形成有沟道。本申请的显示面板，降低了薄膜晶体管的空穴漏电流，以改善因薄膜晶体管的漏电流较高而造成面板闪烁和残影等问题。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
为了满足客户的使用需求，LCD产品的要求愈发严格，TFT(Thin FilmTransistor，薄膜晶体管)作为LCD(Liquid Crystal Display，液晶显示器)的关键部件，其出色的性能是产品质量的保障。在常用的遮光型TFT架构中，在栅极金属层上方的源漏极金属直接和本征非晶硅接触，本征非晶硅的两侧与源漏极金属直接接触，两者之间没有形成PN结，这样会导致本征非晶硅的空穴积累层上的空穴直接流出到源漏极金属，或源漏极金属上的电子流入空穴积累层，使得薄膜晶体管的漏电流较高，容易造成面板闪烁和残影等问题。
实用新型内容
本申请的目的是提供一种显示面板和显示装置，通过在本征非晶硅层和源漏极金属层之间设置缓冲层，降低薄膜晶体管的空穴漏电流，以改善因薄膜晶体管的漏电流较高而造成面板闪烁和残影等问题。
本申请公开了一种显示面板，所述显示面板包括衬底、栅极金属层、第一绝缘层和本征非晶硅层，所述栅极金属层形成在所述衬底上，所述第一绝缘层形成在所述衬底上且覆盖所述栅极金属层；所述本征非晶硅层形成在所述第一绝缘层上；所述显示面板还包括缓冲层、源漏极金属层和第二绝缘层，所述缓冲层形成在所述第一绝缘层上，且覆盖部分所述本征非晶硅层；所述源漏极金属层形成在所述缓冲层的上方；所述第二绝缘层形成在所述源漏极金属层上；其中，所述缓冲层设置在所述本征非晶硅层和所述源漏极金属层之间，分隔所述本征非晶硅层和所述源漏极金属层，以使得源漏极金属层不与本征非晶硅层接触，所述源漏极金属层包括源极和漏极，所述源极和漏极之间形成有沟道。
可选的，所述缓冲层包括第三绝缘层和重掺层，所述重掺层设置在所述本征非晶硅层的上方，所述第三绝缘层设置在所述本征非晶硅层的左右两侧，所述重掺层和所述第三绝缘层分隔所述源漏极金属层和所述本征非晶硅层。
可选的，所述源漏极金属层覆盖所述重掺层和部分所述第三绝缘层。
可选的，所述第三绝缘层的厚度等于所述本征非晶硅层的厚度与所述重掺层的厚度之和。
可选的，所述缓冲层包括重掺层，所述重掺层覆盖所述本征非晶硅层，所述源漏极金属层覆盖所述重掺层；其中，所述源漏极金属层覆盖部分所述第一绝缘层。
可选的，所述缓冲层包括重掺层，所述重掺层分隔所述本征非晶硅层和所述源漏极金属层；其中，所述重掺层覆盖部分所述第一绝缘层。
可选的，所述第一绝缘层上设有凹槽，所述本征非晶硅层位于凹槽内，所述缓冲层形成在所述本征非晶硅层上，且覆盖所述本征非晶硅层，所述源漏极金属层形成在第一绝缘层上，且覆盖所述缓冲层和部分所述第一绝缘层；其中，所述缓冲层包括重掺层。
可选的，所述本征非晶硅层与所述栅极金属层的间隔距离在4000～4500埃之间。
可选的，所述第三绝缘层为有机绝缘层。
本申请还公开了一种显示装置，包括如上所述的显示面板和驱动电路，所述驱动电路驱动所述显示面板工作。
本申请在本征非晶硅层和源漏极金属层之间设置缓冲层，使得本征非晶硅层和源漏极金属层分隔开，本征非晶硅层和源漏极金属层之间不会直接进行接触，而是通过缓冲层进行间接接触以通电，本征非晶硅层上的空穴累积层的空穴不会直接流出到源漏极金属层上，源漏极金属层上的电子也不会流入到本征非晶硅层上的空穴累积层，从而降低了薄膜晶体管的漏电流，改善显示面板因薄膜晶体管的漏电流较高而造成面板闪烁和残影等问题。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的第一实施例的一种显示面板的结构示意图；
图2是本申请的第二实施例的一种显示面板的结构示意图；
图3是本申请的第三实施例的一种显示面板的结构示意图；
图4是本申请的第四实施例的一种显示面板的结构示意图；
图5是本申请的第五实施例的一种显示面板的结构示意图；
图6是本申请的第六实施例的一种显示装置的结构示意图。
其中，100、显示面板；110、衬底；120、栅极金属层；130、第一绝缘层；140、本征非晶硅层；150、缓冲层；151、第三绝缘层；152、重掺层；160、源漏极金属层；170、第二绝缘层；200、驱动电路；300、显示装置。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明，需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1所示，作为本申请的第一实施例，公开了一种显示面板100，所述显示面板100包括衬底110、栅极金属层120、第一绝缘层130、本征非晶硅层140、缓冲层150、源漏极金属层160和第二绝缘层170，所述栅极金属层120形成在衬底110上，所述第一绝缘层130形成在衬底110上且覆盖所述栅极金属层120，所述本征非晶硅层140形成在所述第一绝缘层130上，所述缓冲层150形成在所述第一绝缘层130上，且覆盖部分所述本征非晶硅层140，所述源漏极金属层160形成在所述缓冲层150的上方，所述第二绝缘层170设置在所述源漏极金属层160上，所述缓冲层150设置在所述本征非晶硅层140和所述源漏极金属层160之间，以分隔所述本征非晶硅层140和所述源漏极金属层160，使源漏极金属层160不与本征非晶硅140接触，所述源漏极金属层160包括源极和漏极，所述源极和漏极之间形成有沟道。
这样设置的显示面板100上形成的薄膜晶体管，在本征非晶硅层140和源漏极金属层160之间设置缓冲层150，使得本征非晶硅层140和源漏极金属层160分隔开，本征非晶硅层140和源漏极金属层160之间不会直接进行接触，而是通过缓冲层150进行间接接触以通电，本征非晶硅层140上的空穴累积层的空穴不会直接流出到源漏极金属层160上，源漏极金属层160上的电子也不会流入到本征非晶硅层140上的空穴累积层，从而降低了薄膜晶体管的漏电流，改善显示面板100因薄膜晶体管的漏电流较高而造成面板闪烁和残影等问题；需要说明的是，缓冲层150可以是绝缘层，也可以是非绝缘层，还可以是绝缘层和非绝缘层的结合设置，设计人员可以根据实际需求进行选择设计，下述实施例中将会进一步进行阐述说明。
如图2所示，作为本申请的第二实施例，是本申请第一实施例的一种改进，公开了一种显示面板100，所述缓冲层150包括第三绝缘层151和重掺层152，所述重掺层152设置在所述本征非晶硅层140的上方，所述第三绝缘层151设置在所述本征非晶硅层140的左右两侧，所述重掺层152和所述第三绝缘层151分隔所述源漏极金属层160和所述本征非晶硅层140；其中，所述源漏极金属层160覆盖所述重掺层152和部分所述第三绝缘层151；
在本实施例中，通过设置第三绝缘层151和重掺层152将本征非晶硅层140与源漏极金属层160分隔，以降低薄膜晶体管的漏电流，其中，所述重掺层152为N+-a:Si层，所述重掺层152设置在本征非晶硅层140的上方，且重掺层152上形成有沟道区，所述第三绝缘层151设置在所述本征非晶硅层140的两侧，且所述第三绝缘层151的厚度等于所述重掺层152的厚度和所述本征非晶硅层140的厚度之和，以将本征非晶硅层140与源漏极金属层160进行隔离，在本实施例中，所述本征非晶硅层140和重掺层152的厚度之和为1700埃，另外，本实施例中的第三绝缘层151为PFA层，PFA层为负性光阻，在形成中需避开沟道，这样，PFA层可以和重掺层152和本征非晶硅层140共用同一张Mask进行制作，在制作时，被光照射的PFA材料留下来形成第三绝缘层151，而未被光照射到的PFA材料则被洗去，而最终源漏极金属层160刻蚀并涂覆一层PAS作为第二绝缘层170即可形成薄膜晶体管结构；需要说明的是，这里只是为了节省一张Mask才将第二绝缘层170采用PFA材料，第二绝缘层170不止可以用PFA材料，使用其他材料也可以达到同样的效果，此处不做限定，设计人员可以根据实际情况自行选择。
如图3所示，作为本申请的第三实施例，是本申请的第一实施例的一种改进，公开了一种显示面板100，所述缓冲层150包括重掺层152，所述重掺层152覆盖所述本征非晶硅层140，所述源漏极金属层160覆盖所述重掺层152，所述源漏极金属层160覆盖部分所述第一绝缘层130。
在本实施例中，所述重掺层152形成阶梯状，覆盖所述本征非晶硅层140和部分第一绝缘层130，以将所述本征非晶硅层140和源漏极金属层160进行分隔，此时重掺层152与本征非晶硅层140之间形成PN结，而本征非晶硅层140的空穴积累层在PN结接触面被中和，从而改善了薄膜晶体管的漏电流过高的问题；其中，所述重掺层152为N+-a:Si层。
如图4所示，作为本申请的第四实施例，是本申请的第三实施例的一种改进，公开了一种显示面板100，所述缓冲层150包括重掺层152，所述重掺层152分隔所述本征非晶硅层140和所述源漏极金属层160，所述源漏极金属层160覆盖所述重掺层152，所述重掺层152覆盖部分所述第一绝缘层130，所述源漏极金属层160的宽度小于等于所述重掺层152的宽度。
本实施例的显示面板100在制作时，所述重掺层152在制作过程中可以使用源漏极金属层160的Mask，不需要增加一层Mask来专门制作重掺层152，在本实施例中，所述重掺层152为N+-a:Si层；总的来说，通过将重掺层152设置成阶梯状，覆盖所述本征非晶硅层140和部分第一绝缘层130，将源漏极金属层160形成在重掺层152的上方，以将本征非晶硅层140和源漏极金属层160进行分隔，且源漏极金属层160并不会与本征非晶硅层140进行接触，而是通过重掺层152与本征非晶硅层140间接接触，从而改善了薄膜晶体管漏电流过高的问题。
如图5所示，作为本申请的第五实施例，是本申请的第一实施例的一种改进，公开了一种显示面板100，所述第一绝缘层130上设有凹槽，所述本征非晶硅层140位于凹槽内，所述缓冲层150形成在所述本征非晶硅层140上，且覆盖所述本征非晶硅层140，所述源漏极金属层160形成在第一绝缘层130上，且覆盖所述缓冲层150和部分所述第一绝缘层130，所述缓冲层150包括重掺层152。
本实施例的显示面板100在制作时，先通过在第一绝缘层130上设置凹槽，将本征非晶硅层140形成在凹槽内，且重掺层152也形成在凹槽内并位于本征非晶硅层140的上方，重掺层152和第一绝缘层130将本征非晶硅层140完全包围，从而使得本征非晶硅层140和源漏极金属层160完全分隔，改善了薄膜晶体管漏电流过高的问题；且本实施例的显示面板100在制作时，无需增加其他层，进而无需额外步骤，降低了显示面板100的制成时间和制造成本。
所述本征非晶硅层140与所述栅极金属层120的间隔距离在4000～4500埃之间，在本实施例中，所述本征非晶硅层140与所述栅极金属层120的间隔距离为4300埃，若本征非晶硅层140与栅极金属层120的间距小于4000埃，则第一绝缘层130的绝缘耐压能力可能会降低，而若是本征非晶硅层140与栅极金属层120的间距大于4500埃，因本征非晶硅层140作为有源层，而有源层被激发为导体时，需要考虑栅极金属层120对有源层的电场强度问题，对于电场强度自然是两层相距越远电场强度越弱，而两层相距越近电场强度越强，电场强度的强弱会影响有源层的开启，从减少功率的角度来说，本征非晶硅层140(即有源层)与栅极金属层120的间隔越近越好。
如图6所示，作为本申请的第六实施例，公开了一种显示装置300，所述显示装置300包括如上实施例所述的显示面板100和驱动电路200，所述驱动电路200驱动所述显示面板100工作，所述显示装置300可以改善所述薄膜晶体管漏电流的问题，以改善显示装置300因漏电流过高而容易出现显示面板100闪烁和残影等问题。
本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，均可适用上述方案。
需要说明的是，本申请的实用新型构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下，以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (10)
1.一种显示面板，所述显示面板包括：
衬底；
栅极金属层，形成在所述衬底上；
第一绝缘层，形成在所述衬底上且覆盖所述栅极金属层；以及
本征非晶硅层，形成在所述第一绝缘层上；
其特征在于，所述显示面板还包括：
缓冲层，形成在所述第一绝缘层上，且覆盖部分所述本征非晶硅层；
源漏极金属层，形成在所述缓冲层的上方；以及
第二绝缘层，形成在所述源漏极金属层上；
其中，所述缓冲层设置在所述本征非晶硅层和所述源漏极金属层之间，分隔所述本征非晶硅层和所述源漏极金属层，以使得源漏极金属层不与本征非晶硅层接触，所述源漏极金属层包括源极和漏极，所述源极和漏极之间形成有沟道。
2.根据权利要求1所述的显示面板，其特征在于，所述缓冲层包括第三绝缘层和重掺层，所述重掺层设置在所述本征非晶硅层的上方，所述第三绝缘层设置在所述本征非晶硅层的左右两侧，所述重掺层和所述第三绝缘层分隔所述源漏极金属层和所述本征非晶硅层。
3.根据权利要求2所述的显示面板，其特征在于，所述源漏极金属层覆盖所述重掺层和部分所述第三绝缘层。
4.根据权利要求2所述的显示面板，其特征在于，所述第三绝缘层的厚度等于所述本征非晶硅层的厚度与所述重掺层的厚度之和。
5.根据权利要求1所述的显示面板，其特征在于，所述缓冲层包括重掺层，所述重掺层覆盖所述本征非晶硅层，所述源漏极金属层覆盖所述重掺层；
其中，所述源漏极金属层覆盖部分所述第一绝缘层。
6.根据权利要求1所述的显示面板，其特征在于，所述缓冲层包括重掺层，所述重掺层分隔所述本征非晶硅层和所述源漏极金属层；
其中，所述重掺层覆盖部分所述第一绝缘层。
7.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层上设有凹槽，所述本征非晶硅层位于凹槽内，所述缓冲层形成在所述本征非晶硅层上，且覆盖所述本征非晶硅层，所述源漏极金属层形成在第一绝缘层上，且覆盖所述缓冲层和部分所述第一绝缘层；
其中，所述缓冲层包括重掺层。
8.根据权利要求7所述的显示面板，其特征在于，所述本征非晶硅层与所述栅极金属层的间隔距离在4000～4500埃之间。
9.根据权利要求2所述的显示面板，其特征在于，所述第三绝缘层为有机绝缘层。
10.一种显示装置，其特征在于，包括如权利要求1-9任意一项所述的显示面板和驱动电路，所述驱动电路驱动所述显示面板工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222838969.9U CN218918897U (zh) | 2022-10-26 | 2022-10-26 | 显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222838969.9U CN218918897U (zh) | 2022-10-26 | 2022-10-26 | 显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218918897U true CN218918897U (zh) | 2023-04-25 |
Family
ID=86050833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222838969.9U Active CN218918897U (zh) | 2022-10-26 | 2022-10-26 | 显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218918897U (zh) |
-
2022
- 2022-10-26 CN CN202222838969.9U patent/CN218918897U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642071B2 (en) | Process for manufacturing an active matrix LCD array | |
| JP5243686B2 (ja) | 薄膜トランジスタ | |
| JP4604440B2 (ja) | チャネルエッチ型薄膜トランジスタ | |
| US20140132906A1 (en) | Liquid crystal display panel, and liquid crystal display device | |
| US7709850B2 (en) | Pixel structure and fabrication method thereof | |
| JP5379331B2 (ja) | 半導体装置の製造方法 | |
| TWI481035B (zh) | 薄膜電晶體及含有該薄膜電晶體的陣列基板 | |
| US20060157705A1 (en) | Thin film transistor array panel | |
| JP2007164172A (ja) | 液晶ディスプレイ、及び液晶ディスプレイの製造方法 | |
| KR101085451B1 (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| WO2014069260A1 (ja) | アクティブマトリクス基板および液晶表示装置 | |
| KR20160085705A (ko) | 디스플레이 패널 | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
| KR102576999B1 (ko) | 액정표시장치 | |
| WO2024131419A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| CN218918897U (zh) | 显示面板和显示装置 | |
| JP6584157B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
| US9001298B1 (en) | Pixel structure, display panel and manufacturing method of pixel structure | |
| JP6234642B1 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法 | |
| US9348184B2 (en) | Liquid crystal display device, array substrate and method for manufacturing the same | |
| TWI451177B (zh) | 主動元件、畫素結構、驅動電路以及顯示面板 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| US10649292B2 (en) | Liquid crystal display panel and liquid crystal display device | |
| US10749037B2 (en) | Low temperature poly-silicon TFT substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |