CN218632043U - 像素电路及显示面板 - Google Patents

Abstract

本实用新型涉及一种像素电路及显示面板。该像素电路包括：第一薄膜晶体管(T1)，第二薄膜晶体管(T2)，第三薄膜晶体管(T31)，其为双栅极薄膜晶体管，第四薄膜晶体管(T4)，第五薄膜晶体管(T5)，第六薄膜晶体管(T6)，电容(C)，以及有机发光二极管(OLED)；其中，第三薄膜晶体管(T31)为IGZO‑TFT。本实用新型还提供了相应的显示面板。本实用新型的像素电路及显示面板提出了一种高稳定性的LTPO像素电路，能够避免像素电路中IGZO‑TFT负偏造成的亮度异常现象。

Description

像素电路及显示面板

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路及显示面板。

背景技术

由于OLED/microled显示面板的自发光特性，未来的OLED/microled等显示面板必定追求低功耗，轻薄和形态多样化。低温多晶氧化物(LTPO)技术可以做到GOA电路边框更窄，显示面板整体功耗降低，促使未来产品更有竞争力。然而铟镓锌氧化物薄膜晶体管(IGZO-TFT)的稳定性不佳，阈值电压(Vth)易负偏，在像素电路中，TFT的阈值电压负偏后，易导致像素电路亮度增加，功耗增大。

如图1a所示，其为传统技术中苹果LTPO像素电路示意图，其中薄膜晶体管T3为IGZO-TFT，其余TFT为低温多晶硅薄膜晶体管(LTPS-TFT)，LTPS-TFT的迁移率较高，稳定性好，但是漏电流较大，均匀性不佳；IGZO-TFT的漏电流极小，均匀性好，但是稳定性较差。苹果像素电路中，若T3采用LTPS-TFT，TFT漏电大，T1的漏极与T1的栅极存在弱短路现象，造成流经驱动TFT(T1)的电流过大，面板的功耗增加。因此，像素电路中T3采用了IGZO-TFT，以减少T1漏极向T1栅极的漏电。然而IGZO-TFT不稳定，TFT的阈值电压Vth易负偏，如T3的阈值电压负偏，T1的漏极(节点N3)对T1的栅极(节点N2)的漏电也较大，造成OLED的电流过大。

如图1b所示，其为图1a的像素电路中薄膜晶体管T3的阈值电压Vth偏移对OLED电流影响示意图，在传统LTPO像素电路中，模拟了T3的Vth负偏-6V，可以看到OLED的发光电流从580nA增至800nA。

实用新型内容

因此，本实用新型的目的在于提供一种像素电路，解决像素电路中IGZO-TFT负偏造成的亮度异常问题。

本实用新型的另一目的在于提供一种显示面板，解决像素电路中IGZO-TFT负偏造成的亮度异常问题。

为实现上述目的，本实用新型提供了一种像素电路，包括：

第一薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第三节点及第四节点；

第二薄膜晶体管，其栅极连接第二信号输入端，源极和漏极分别连接第四节点及数据信号输入端；

第三薄膜晶体管，其为双栅极薄膜晶体管，其顶部栅极连接第一信号输入端，底部栅极连接第二信号输入端，源极和漏极分别连接第二节点及第三节点；

第四薄膜晶体管，其栅极连接第四信号输入端，源极和漏极分别连接第三节点及直流高电压；

第五薄膜晶体管，其栅极连接第三信号输入端，源极和漏极分别连接第一节点及第四节点；

第六薄膜晶体管，其栅极连接第一信号输入端，源极和漏极分别连接第一节点及初始电压输入端；

电容，其连接于第一节点和第二节点之间；以及

有机发光二极管，其阳极连接第一节点，阴极连接直流低电压；

其中，第三薄膜晶体管为IGZO-TFT。

其中，所述第一薄膜晶体管、第二薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管及第六薄膜晶体管为LTPS-TFT。

其中，所述LTPS-TFT的栅极层和所述IGZO-TFT的底栅层以及遮光层由同一层金属制成。

本实用新型还提供了一种显示面板，包括如前述任一项所述的像素电路。

综上，本实用新型的像素电路及显示面板提出了一种高稳定性的LTPO像素电路，能够避免像素电路中IGZO-TFT负偏造成的亮度异常现象。

附图说明

下面结合附图，通过对本实用新型的具体实施方式详细描述，将使本实用新型的技术方案及其他有益效果显而易见。

附图中，

图1a为传统技术中苹果LTPO像素电路示意图；

图1b为图1a的像素电路中薄膜晶体管T3的阈值电压Vth偏移对OLED电流影响示意图；

图2a为本实用新型像素电路一较佳实施例的电路示意图；

图2b为图2a的像素电路中薄膜晶体管T31的阈值电压Vth偏移对OLED电流影响示意图；

图3为图2a的像素电路工作时的时序示意图；

图4为图2a的像素电路工作时的工作过程示意图；

图5为本实用新型像素电路一较佳实施例的制程截面示意图；

图6为IGZO底部栅极电压对TFT的阈值电压影响示意图。

具体实施方式

参见图2a，其为本实用新型像素电路一较佳实施例的电路示意图。在此较佳实施例中，像素电路主要包括：

第一薄膜晶体管T1，其栅极连接第二节点N2，源极和漏极分别连接第三节点N3及第四节点N4；

第二薄膜晶体管T2，其栅极连接第二信号输入端Scan2，源极和漏极分别连接第四节点N4及数据信号输入端Data；

第三薄膜晶体管T31，其为双栅极薄膜晶体管，其顶部栅极连接第一信号输入端Scan1，底部栅极连接第二信号输入端Scan2，源极和漏极分别连接第二节点N2及第三节点N3；

第四薄膜晶体管T4，其栅极连接第四信号输入端EM2，源极和漏极分别连接第三节点N3及直流高电压VDD；

第五薄膜晶体管T5，其栅极连接第三信号输入端EM1，源极和漏极分别连接第一节点N1及第四节点N4；

第六薄膜晶体管T6，其栅极连接第一信号输入端Scan1，源极和漏极分别连接第一节点N1及初始电压输入端VINI；

电容C，其连接于第一节点N1和第二节点N2之间；以及

有机发光二极管OLED，其阳极连接第一节点N1，阴极连接直流低电压VSS；

其中，第三薄膜晶体管T31为IGZO-TFT。

第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5及第六薄膜晶体管T6为LTPS-TFT。

参见图2b，其为图2a的像素电路中薄膜晶体管T31的阈值电压Vth偏移对OLED电流影响示意图，在本实用新型较佳实施例所提供的LTPO像素电路中，模拟了T31的Vth负偏-6V，可见OLED的发光电流未发生变化，说明本实用新型所提出的新的像素电路能够减少T31的漏电对OLED亮度的影响。

参见图3，其为图2a的像素电路工作时的时序示意图，其中时序信号的幅值可参照如下表一设置。

表一、信号电压幅值

参见图4，其为图2a的像素电路工作时的工作过程示意图。结合图2a，以单级像素为例，说明电路的工作过程如下，像素电路工作过程主要分为3个阶段。

1、初始化阶段：信号Scan1升为高电位，信号EM1降为低电位，信号EM2维持高电位，信号Scan2维持低电位，T5关闭，T31开启，节点N2及N3为高电位，T1开启，T2关闭，因此，节点N4为高电位，T6开启，连接OLED阳极的节点N1的电位被初始化为低电位VINI，因此OLED不发光；

2、Vth提取阶段：信号Scan2升为高电位，信号Data写入到节点N4，信号EM2降为低电位，T1形成二极管结构，由于节点N4电位较低，因此电流流经T1，由于节点N4的电位被固定为信号Data，节点N2及N3的电位被不断拉低，节点N2与N3的电位相等，理论上，当节点N2的电位降至T1的Vth+V_Data时，T1的Vgs-Vth＝Vth+V_Data-V_Data-Vth＝0V时，T1截止；

3、OLED发光阶段：信号Scan2降为低电位，T2关闭，信号EM2和信号EM1升为高电位，T4和T5开启，信号Scan1降为低电位，T31及T6关闭，因此，节点N3升为高电位，电流流经T1，节点N1被抬升为高电位，由于存储电容C的存在，节点N2与节点N1的电压也分别被耦合至更高电位，OLED启亮。

需要指出的是，OLED启亮后，由于信号Scan2为低电位，因此，T31的阈值电压会向正向调动，减小了节点N3向节点N2漏电的风险，避免T1的栅极以及漏极电位之间的互相干扰，提升了电路的可靠性。

相应的，通过将本实用新型所提供的像素电路应用至显示面板，本实用新型提供了能够避免像素电路中IGZO-TFT负偏造成的亮度异常现象的显示面板。

参见图5，其为本实用新型像素电路一较佳实施例的制程截面示意图，展示了采用喷墨打印(IJP)式LTPO制程制作的OLED像素电路的结构，制程主要包括如下步骤：

1，LTPS的成膜(Po1y)，涂胶，曝光，刻蚀，光刻胶去除(strip)及掺杂，栅极绝缘层GI1成膜；

2，Gate1成膜涂胶，曝光，刻蚀，strip，层间介质层ILD1成膜；

3，IGZO成膜，涂胶，曝光，刻蚀，strip；

4，栅极绝缘层GI2成膜，Gate2成膜，GI2及Gate2共用一张光罩曝光及刻蚀图案化，对IGZO进行导体化处理，Gate2遮挡之处IGZO未受到导体化影响；

5，层间介质层ILD2成膜，涂胶，曝光，刻蚀，strip；

6，层间介质层ILD1涂胶，曝光，刻蚀，strip；

7，栅极绝缘层GI1涂胶，曝光，刻蚀，strip；

8，S/D成膜涂胶，曝光，刻蚀，strip；

9，钝化层PV成膜，涂胶，曝光，strip；

10，保护层OC1涂胶，曝光，strip；

11，IJP-OLED需要衬底表面平坦，因此OC平坦层需要较厚，进行保护层OC2涂胶，曝光，strip；

12，阳极Anode PV成膜，涂胶，曝光，strip；

13，像素定义层Bank涂胶，曝光，strip；

14，喷墨打印式OLED制程。

其中，金属层Gate1既作为LTPS-TFT的栅极层，同时也作为IGZO-TFT的底栅层以及遮光层。也就是说，在本实用新型像素电路的较佳实施例中，像素电路中LTPS-TFT的栅极层和IGZO-TFT的底栅层以及遮光层可以由同一层金属制成。

参见图6，其为IGZO底部栅极电压对TFT的阈值电压影响示意图。底栅电压对TFT的阈值电压影响如图6所示，VLS为底栅电压，当VLS电压为正时，阈值电压Vth向负向偏置，当VLS电压为负时，阈值电压Vth向正向偏置；从而满足本实用新型像素电路的设计需要。

综上，本实用新型的像素电路及显示面板提出了一种高稳定性的LTPO像素电路，能够避免像素电路中IGZO-TFT负偏造成的亮度异常现象。

以上所述，对于本领域的普通技术人员来说，可以根据本实用新型的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本实用新型后附的权利要求的保护范围。

Claims (4)

1.一种像素电路，其特征在于，包括：

第一薄膜晶体管(T1)，其栅极连接第二节点(N2)，源极和漏极分别连接第三节点(N3)及第四节点(N4)；

第二薄膜晶体管(T2)，其栅极连接第二信号输入端(Scan2)，源极和漏极分别连接第四节点(N4)及数据信号输入端(Data)；

第三薄膜晶体管(T31)，其为双栅极薄膜晶体管，其顶部栅极连接第一信号输入端(Scan1)，底部栅极连接第二信号输入端(Scan2)，源极和漏极分别连接第二节点(N2)及第三节点(N3)；

第四薄膜晶体管(T4)，其栅极连接第四信号输入端(EM2)，源极和漏极分别连接第三节点(N3)及直流高电压(VDD)；

第五薄膜晶体管(T5)，其栅极连接第三信号输入端(EM1)，源极和漏极分别连接第一节点(N1)及第四节点(N4)；

第六薄膜晶体管(T6)，其栅极连接第一信号输入端(Scan1)，源极和漏极分别连接第一节点(N1)及初始电压输入端(VINI)；

电容(C)，其连接于第一节点(N1)和第二节点(N2)之间；以及

有机发光二极管(OLED)，其阳极连接第一节点(N1)，阴极连接直流低电压(VSS)；

其中，第三薄膜晶体管(T31)为IGZO-TFT。

2.如权利要求1所述的像素电路，其特征在于，所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)及第六薄膜晶体管(T6)为LTPS-TFT。

3.如权利要求2所述的像素电路，其特征在于，所述LTPS-TFT的栅极层和所述IGZO-TFT的底栅层以及遮光层由同一层金属制成。

4.一种显示面板，其特征在于，包括如权利要求1至3中任一项所述的像素电路。

Images