CN218414569U - 一种大功率射频功率器件的预塑封基板及封装结构 - Google Patents
一种大功率射频功率器件的预塑封基板及封装结构 Download PDFInfo
- Publication number
- CN218414569U CN218414569U CN202222712180.9U CN202222712180U CN218414569U CN 218414569 U CN218414569 U CN 218414569U CN 202222712180 U CN202222712180 U CN 202222712180U CN 218414569 U CN218414569 U CN 218414569U
- Authority
- CN
- China
- Prior art keywords
- plastic
- pad
- power device
- plastic package
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种大功率射频功率器件的预塑封基板及封装结构,包括金属框架和塑封料,所述塑封料通过注塑与所述金属框架结合,所述金属框架分层设置,上层金属框架设置有芯片贴片焊盘和焊线键合焊盘,所述芯片贴片焊盘设置于所述塑封料的中部,所述焊线键合焊盘位于所述芯片贴片焊盘的四周,所述芯片贴片焊盘四周均匀设置有凹凸台阶结构,下层金属框架设置有接地焊盘和电路焊接管脚,所述接地焊盘设置于所述塑封料的中部,所述电路焊接管脚位于所述接地焊盘的四周。适用于大功率射频功率器件,可以提高引线框架与塑封料之间的粘附性,制造成本低,可靠性高。
Description
技术领域
本实用新型涉及一种电子封装结构,具体地涉及一种大功率射频功率器件的预塑封基板及封装结构。
背景技术
DFN/QFN平台是最新的表面贴装封装技术。DFN/QFN封装可以让一个或多个半导体器件在无铅封装内连接。DFN封装即双侧引脚扁平封装是SOP 的别称。QFN封装四侧无引脚扁平封装,现在多称为LCC。
现有射频器件行业内所使用的QFN或DFN封装都是全塑封或陶瓷空腔模式。全塑封封装的制造成本低,但是会有不耐高温、材料间分层等问题;另外塑封料寄生参数大,影响射频性能问题。陶瓷空腔封装虽然耐温性、稳定性好和不会分层,射频性能也不受影响,但是有制作成本高和生产效率低的问题。现有射频功率芯片的封装通常采用后塑封工艺,其工艺过程为:先用环氧有机导电胶将芯片贴装在引线框架上,再通过引线键合将芯片的焊盘和引线框架的引脚用金丝连接起来,然后用环氧树脂经过注塑模包封成型,再从条带上切割下来。其内部芯片与金丝仅通过塑封料进行包封保护,在热冲击和过应力等情况下,内部电路很容易失效,另外塑封料寄生参数大,射频性能影响很大。同时,现有技术中塑封料的潮气吸附所产生的失效是主要的失效模式,并且引线框架与塑封料之间粘接主要依靠塑封料对引线框架的粘附性,无法防止潮气渗透。环氧树脂塑封料的热膨胀系数是60ppm/℃,引线框架的热膨胀系数是17ppm/℃,芯片的热膨胀系数是2.6ppm/℃。由于材料热膨胀系数的差异,在热冲击下,会产生应变,对于砷化镓、氮化镓芯片来说,其产生的应变会直接影响到产品的可靠性。现有塑封工艺只能满足功耗30W以下的射频功率器件的可靠性要求,更大功耗的产品就只能使用昂贵的陶瓷或金属类封装。
实用新型内容
针对上述存在的技术问题,本实用新型目的在于提供一种大功率射频功率器件的预塑封基板及封装结构,适用于大功率射频功率器件,可以提高引线框架与塑封料之间的粘附性,制造成本低,可靠性高。
为了解决现有技术中的这些问题,本实用新型提供的技术方案是:
一种大功率射频功率器件的预塑封基板,包括金属框架和塑封料,所述塑封料通过注塑与所述金属框架结合,所述金属框架分层设置,上层金属框架设置有芯片贴片焊盘和焊线键合焊盘,所述芯片贴片焊盘设置于所述塑封料的中部,所述焊线键合焊盘位于所述芯片贴片焊盘的四周,所述芯片贴片焊盘四周均匀设置有凹凸台阶结构,下层金属框架设置有接地焊盘和电路焊接管脚,所述接地焊盘设置于所述塑封料的中部,所述电路焊接管脚位于所述接地焊盘的四周。
优选的技术方案中,所述台阶结构为梯形,且梯形的下底位于外侧。
优选的技术方案中,所述焊线键合焊盘与所述电路焊接管脚以横向对称和纵向对称分布排列,并且错位设置。
优选的技术方案中,所述焊线键合焊盘与所述电路焊接管脚形成“T”型结构。
优选的技术方案中,所述焊线键合焊盘间设置有加强筋。
优选的技术方案中,多个预塑封基板排布组合成一片预塑封引线框架,所述预塑封引线框架设置有应力释放槽、定位识别孔、方向识别标志和产品相关信息,所述应力释放槽设置于预塑封基板间,所述定位识别孔和产品相关信息设置于预塑封引线框架的周边,所述方向识别标志设置于预塑封基板。
本发明还公开了一种大功率射频功率器件的封装结构,包括上述的预塑封基板和塑料空腔罩盖,所述塑料空腔罩盖密封于所述预塑封基板上,所述塑料空腔罩盖设置有内腔,所述塑料空腔罩盖设置有泄气孔,所述泄气孔封装完成后进行填堵。
优选的技术方案中,所述泄气孔为漏斗状,设置于边角处。
优选的技术方案中,所述泄气孔的表面周边设置有多层圆孔,所述圆孔之间通过斜坡连接。
优选的技术方案中,所述漏斗状的中部设置有至少一层台阶。
相对于现有技术中的方案,本实用新型的优点是:
1、在上层芯片贴片焊盘四周有许多凹凸台阶结构,用于增加塑料与金属框架之间的结合面积及强度,可以提高引线框架与塑封料之间的粘附性,提高了密封性,提高产品稳定性及良品率,并且制造成本低,可以满足功耗200W以上的射频功率器件的封装。
2、在焊线键合焊盘的结构上做了优化,做成上下两层错位结构,使金属与预注塑料之间的结合面尽量做到最大化,上下表面都做一层粗化处理,以进一步增加结合力,提高了抗热冲击的强度。
附图说明
下面结合附图及实施例对本实用新型作进一步描述:
图1为本实施例预塑封基板的结构示意图;
图2为本实施例上层金属框架的结构示意图;
图3为本实施例下层金属框架的结构示意图;
图4为另一实施例上层金属框架的结构示意图;
图5为本实施例焊线键合焊盘和电路焊接管脚分布示意图;
图6为本实施例预塑封引线框架的结构示意图;
图7为本实施例大功率射频功率器件的封装结构的结构示意图
图8为本实施例塑料空腔罩盖的泄气孔部分的局部放大俯视图;
图9为本实施例塑料空腔罩盖的泄气孔部分的局部放大剖视图。
具体实施方式
以下结合具体实施例对上述方案做进一步说明。应理解,这些实施例是用于说明本实用新型而不限于限制本实用新型的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整,未注明的实施条件通常为常规实验中的条件。
实施例:
如图1-3所示,一种大功率射频功率器件的预塑封基板50,包括金属框架1和塑封料2,塑封料2通过注塑与金属框架1结合,金属框架1分层设置,上层金属框架111设置有芯片贴片焊盘3和焊线键合焊盘4,芯片贴片焊盘3设置于塑封料2的中部,焊线键合焊盘4位于芯片贴片焊盘3的四周,芯片贴片焊盘3四周均匀设置有凹凸台阶结构31,下层金属框架112设置有接地焊盘6和电路焊接管脚7,接地焊盘6设置于塑封料2的中部,电路焊接管脚7位于接地焊盘6的四周。凹凸台阶结构31可以增加塑料2与金属框架1之间的结合面积及强度,台阶结构31的尺寸和外形需要根据金属框架蚀刻的工艺能力设计。
这样的结构可以提高引线框架与塑封料之间的粘附性,提高了密封性,提高了抗热冲击的强度。可以增大预塑封基板50的尺寸,当前外形长宽尺寸为12mm*10mm,但不局限与此,可以根据实际应用需求做更改,比如14mm*12mm、16mm*16mm、20mm*20mm…。
预塑封基板50是指在封装前,先对引线框架进行塑封。
金属框架1可以分为上下两层,当然也可以分为多层,这里不做限定。
金属框架1的材质选择必须要考虑预塑封塑料和后续封装用芯片材质的膨胀系数,要求尽量匹配,具体视实际应用情况做变更。例如:当前常规金属框架1选用标号C194 H的铜,其热膨胀系数为17.6(10-6/℃),导热率是261 (W/m-k);因此预塑封塑料的热膨胀系数就需要在10-30(10-6/℃)之间选择,且差异越小后期的可靠性越高。
具体的,金属框架1的材质为铜,厚度达到0.5mm,但不局限与此,可以根据实际产品散热需求和框架工厂生产能力进行调整。
台阶结构31可以为正方形或者凸尖等等。
一较佳的实施例中,如图4所示,台阶结构31为梯形,且梯形的下底位于外侧。
一较佳的实施例中,如图5所示,焊线键合焊盘4与电路焊接管脚7以横向对称和纵向对称分布排列,并且错位设置。焊线键合焊盘4与电路焊接管脚7形成“T”型结构。使金属框架1与预注塑料(塑封料2)之间的结合面尽量做到最大化。
此结构是通过蚀刻工艺将一整块0.5mm厚的铜板先在正面按照上视图设计图刻蚀到0.25mm深度,再从背面按照下视图设计图刻蚀到0.25mm深度,由此形成一个“T”型结构。
此外,最后在整个金属上下表面都做一层粗化处理,以增加结合力,进一步提高引线框架与塑封料之间的粘附性。
一较佳的实施例中,如图2所示,焊线键合焊盘4间设置有加强筋5。
一较佳的实施例中,如图6所示,为便于自动化生产可以将多个预塑封基板50排布组合成一片预塑封引线框架80,在最终封盖工序完成后再进行切割分离。预塑封引线框架80一可行的结构如图6所示,预塑封引线框架80设置有应力释放槽8、定位识别孔9、方向识别标志10和产品相关信息11,应力释放槽8设置于预塑封基板50间,所述定位识别孔9和产品相关信息11设置于预塑封引线框架80的周边,方向识别标志10设置于预塑封基板50。
另一实施例,如图7所示,一种大功率射频功率器件的封装结构,包括上述的预塑封基板50和塑料空腔罩盖60,塑料空腔罩盖60密封于预塑封基板50上,塑料空腔罩盖60设置有内腔,塑料空腔罩盖60设置有泄气孔12,泄气孔12封装完成后进行填堵。
具体的,预塑封基板50和塑料空腔罩盖60通过环氧胶水70密封起来。当然这里也可以采用其他的材料进行密封,这里不做限定。
泄气孔12用于初期封盖高温固化时腔体内部空气自由排出,预防气体膨胀导致的盖子移动或倾斜问题发生。
一较佳的实施例中,塑料空腔罩盖60是“凹”字形结构,即内部有一空腔,正面边角处有一泄气孔12。当然也可以设置在中部或者多个,这里不做具体限定。泄气孔12用于最终使用胶水40堵孔密封,使产品形成一个密封的空腔形态。
泄气孔12当然也可以采用其他的材料进行填堵,这里不做限定。
一较佳的实施例中,泄气孔12为漏斗状,如图8所示。
另一较佳的实施例中,如图8、9所示,泄气孔12的表面周边设置有多层圆孔13,圆孔13之间通过斜坡14连接。
另一较佳的实施例中,如图9所示,漏斗状的中部设置有至少一层台阶21。孔径和台阶层数可以根据所用胶水的流动特性进行优化。
斜坡14的作用是帮助胶水40顺畅均匀的铺展并填满泄气孔12。
圆孔13的作用是阻止胶水40在长时间固化过程中流动过快都滑落下去而导致封堵失效。
具体的封装流程如下:
预塑封引线框架80在贴芯片、打金线工序之后通过在预塑封基板50正面四周边缘处涂敷环氧胶水70,再将塑料空腔罩盖60盖上,然后通过烤箱进行初步固化;初步固化完成后再用胶水40将泄气孔12堵住,然后通过烤箱进行最终固化。
最终固化完成后就可以进行切割分离,切割成我们所需要的单颗产品。
提供了一种集低成本、高散热、高效率、低耗损、高可靠性的大尺寸QFN或DFN封装结构。
应当理解的是,本实用新型的上述具体实施方式仅仅用于示例性说明或解释本实用新型的原理,而不构成对本实用新型的限制。因此,在不偏离本实用新型的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。此外,本实用新型所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种大功率射频功率器件的预塑封基板,包括金属框架和塑封料,所述塑封料通过注塑与所述金属框架结合,其特征在于,所述金属框架分层设置,上层金属框架设置有芯片贴片焊盘和焊线键合焊盘,所述芯片贴片焊盘设置于所述塑封料的中部,所述焊线键合焊盘位于所述芯片贴片焊盘的四周,所述芯片贴片焊盘四周均匀设置有凹凸台阶结构,下层金属框架设置有接地焊盘和电路焊接管脚,所述接地焊盘设置于所述塑封料的中部,所述电路焊接管脚位于所述接地焊盘的四周。
2.根据权利要求1所述的大功率射频功率器件的预塑封基板,其特征在于,所述台阶结构为梯形,且梯形的下底位于外侧。
3.根据权利要求1所述的大功率射频功率器件的预塑封基板,其特征在于,所述焊线键合焊盘与所述电路焊接管脚以横向对称和纵向对称分布排列,并且错位设置。
4.根据权利要求3所述的大功率射频功率器件的预塑封基板,其特征在于,所述焊线键合焊盘与所述电路焊接管脚形成“T”型结构。
5.根据权利要求1所述的大功率射频功率器件的预塑封基板,其特征在于,所述焊线键合焊盘间设置有加强筋。
6.根据权利要求1所述的大功率射频功率器件的预塑封基板,其特征在于,多个预塑封基板排布组合成一片预塑封引线框架,所述预塑封引线框架设置有应力释放槽、定位识别孔、方向识别标志和产品相关信息,所述应力释放槽设置于预塑封基板间,所述定位识别孔和产品相关信息设置于预塑封引线框架的周边,所述方向识别标志设置于预塑封基板。
7.一种大功率射频功率器件的封装结构,其特征在于,包括权利要求1-6任一项所述的预塑封基板和塑料空腔罩盖,所述塑料空腔罩盖密封于所述预塑封基板上,所述塑料空腔罩盖设置有内腔,所述塑料空腔罩盖设置有泄气孔,所述泄气孔封装完成后进行填堵。
8.根据权利要求7所述的大功率射频功率器件的封装结构,其特征在于,所述泄气孔为漏斗状,设置于边角处。
9.根据权利要求8所述的大功率射频功率器件的封装结构,其特征在于,所述泄气孔的表面周边设置有多层圆孔,所述圆孔之间通过斜坡连接。
10.根据权利要求8所述的大功率射频功率器件的封装结构,其特征在于,所述漏斗状的中部设置有至少一层台阶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222712180.9U CN218414569U (zh) | 2022-10-14 | 2022-10-14 | 一种大功率射频功率器件的预塑封基板及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222712180.9U CN218414569U (zh) | 2022-10-14 | 2022-10-14 | 一种大功率射频功率器件的预塑封基板及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218414569U true CN218414569U (zh) | 2023-01-31 |
Family
ID=85000400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222712180.9U Active CN218414569U (zh) | 2022-10-14 | 2022-10-14 | 一种大功率射频功率器件的预塑封基板及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218414569U (zh) |
-
2022
- 2022-10-14 CN CN202222712180.9U patent/CN218414569U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11552007B2 (en) | Modified leadframe design with adhesive overflow recesses | |
CN101017786B (zh) | 半导体封装的制造方法 | |
US7074645B2 (en) | Fabrication method of semiconductor package with heat sink | |
US7476959B2 (en) | Encapsulated electronic device | |
US6211574B1 (en) | Semiconductor package with wire protection and method therefor | |
KR100259080B1 (ko) | 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지 | |
US20080268576A1 (en) | Method of manufacturing a semiconductor device | |
US7301225B2 (en) | Multi-row lead frame | |
US7348211B2 (en) | Method for fabricating semiconductor packages | |
US7129119B2 (en) | Method for fabricating semiconductor packages | |
CN104458101A (zh) | 侧通气压力传感器装置 | |
JP2009513029A (ja) | 封止の改善された半導体装置 | |
US6838752B2 (en) | Semiconductor package with recessed leadframe and a recessed leadframe | |
CN218414569U (zh) | 一种大功率射频功率器件的预塑封基板及封装结构 | |
CN109427698B (zh) | 组装qfp型半导体器件的方法 | |
US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
US20050062155A1 (en) | Window ball grid array semiconductor package and method for fabricating the same | |
CN214477429U (zh) | 一种新型qfn/dfn封装结构 | |
EP3057124A1 (en) | Rf package | |
US9230874B1 (en) | Integrated circuit package with a heat conductor | |
US20040188864A1 (en) | Packaged device and method of packaging | |
US7005728B1 (en) | Lead configuration for inline packages | |
JP2004087673A (ja) | 樹脂封止型半導体装置 | |
KR100370841B1 (ko) | 반도체패키지 | |
TW495941B (en) | Method for packaging BGA for a voiding molding flash |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |