CN218274599U - 阵列基板和显示面板 - Google Patents

Abstract

本实用新型实施例公开了一种阵列基板和显示面板，通过设置非显示区的引出线包括至少两段相互连接的引出线段，并且至少两段引出线段位于不同的金属层，使得每段引出线段的长度较短，有利于减少工艺过程中的电荷累积，降低天线效应，从而避免信号线间产生静电击穿形成短路；并且通过设置同一引出线段的线宽均匀，使得同一引出线段在不同位置处电阻大小较为一致，进而减小因静电在同一引出线段上形成的电势差，进而有利于降低静电击穿现象的发生概率，提高阵列基板和显示面板的抗静电能力。

Description

阵列基板和显示面板

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

随着显示技术的发展，对显示面板的抗静电能力要求也越来越高。

随着产线的多样化，生产过程中容易产生由于工艺设备老化/工艺参数差异化带来的静电击穿问题，导致不良品的产生。同时由于显示面板本身包括多层金属层，多层金属层中包括多条信号线，信号线结构设计不合理导致工艺过程中容易出现静电击穿现象，降低显示面板良率。

实用新型内容

本实用新型提供一种阵列基板和显示面板，以实现提高阵列基板和显示面板抗静电能力，提升显示面板良率。

第一方面，本实用新型实施例提供了一种阵列基板，包括：显示区和显示区外围的非显示区；

还包括多条信号传输线，其中信号传输线包括位于非显示区的引出线和与引出线电连接的驱动信号线，驱动信号线位于显示区；

其中，引出线包括至少两段相互连接的引出线段，至少两段引出线段位于阵列基板的不同金属层，同一引出线段的线宽均匀。

可选的，引出线包括至少三段相接的引出线段，其中一引出线段作为跨接线跨接位于同一金属层的两段引出线段，其中跨接线与其跨接的引出线段位于不同金属层，且跨接线跨接的位于同一金属层的两段引出线段的线宽相同。

可选的，引出线的至少一段引出线段为直线；和/或引出线的至少一段引出线段为折线，且折线的转角大于或等于135度。

可选的，引出线的至少一段引出线段为圆弧线。

可选的，阵列基板还包括多级级联的移位寄存器，其中每级移位寄存器连接一条信号传输线；

引出线包括至少一条公共子引出线和至少两条分支子引出线，其中，每条公共子引出线的第一端连接一移位寄存器，每条公共子引出线的第二端对应连接至少两条分支子引出线，每条分支子引出线对应连接一条驱动信号线；

其中，公共子引出线包括至少一段引出线段，分支子引出线包括至少一段引出线段。

可选的，至少一条引出线的公共子引出线包括至少两段相接的引出线段，公共子引出线中至少两段引出线段位于不同金属层。

可选的，至少一条引出线的至少一条分支子引出线包括至少两段相接的引出线段，分支子引出线的至少两段引出线段位于不同金属层。

可选的，阵列基板包括层叠设置的第一金属层、第二金属层和第三金属层；

至少一条引出线包括第一公共子引出线、第一分支引出线和第二分支引出线，其中第一公共子引出线包括第一引出线段，第一分支引出线包括第二引出线段，第二分支引出线包括第三引出线段，第一引出线段的第一端与移位寄存器电连接，第一引出线段的第二端分别连接第二引出线段的第一端以及第三引出线段的第一端，第二引出线段的第二端连接一条驱动信号线，第三引出线段的第二端连接一条驱动信号线；其中，第一引出线段位于第二金属层，第二引出线段和第三引出线段位于第三金属层；

和/或,

至少一条引出线包括第二公共子引出线、第三分支引出线和第四分支引出线，第二公共子引出线包括首尾相接的第四引出线段、第五引出线段和第六引出线段，其中第四引出线段连接移位寄存器，第六引出线段连接第三分支引出线和第四分支引出线；

第三分支引出线包括第七引出线段，第七引出线段的一端连接第六引出线段，第七引出线段的另一端连接一条驱动信号线；

第四分支引出线包括第八引出线段和第九引出线段，第八引出线段的第一端连接第六引出线段，第八引出线段的第二端连接第九引出线段的第一端，第九引出线段的第二端连接一条驱动信号线；

第四引出线段位于第二金属层，第五引出线段、第八引出线段位于第三金属层，第六引出线段、第七引出线段、第九引出线段位于第一金属层。

可选的，非显示区中还设置有固定电位信号线，固定电位信号线设置于移位寄存器靠近显示区的一侧，固定电位信号线位于第三金属层。

第二方面，本实用新型实施例还提供了一种显示面板，包括第一方面的阵列基板。

本实用新型实施例的阵列基板和显示面板，通过设置非显示区的引出线包括至少两段相互连接的引出线段，并且至少两段引出线段位于不同的金属层，使得每段引出线段的长度较短，有利于减少工艺过程中的电荷累积，降低天线效应；并且通过设置同一引出线段的线宽均匀，使得同一引出线段在不同位置处电阻大小较为一致，进而减小因静电在同一引出线段上形成的电势差，进而有利于降低静电击穿现象的发生概率，提高阵列基板和显示面板的抗静电能力。

附图说明

图1是本实用新型实施例提供的一种阵列基板的结构示意图；

图2是本实用新型实施例提供的一种阵列基板的剖视图；

图3是本实用新型实施例提供的一种阵列基板的结构示意图；

图4是本实用新型实施例提供的一种阵列基板的剖视图；

图5是本实用新型实施例提供的另一种阵列基板的结构示意图；

图6是图5中一个移位寄存器以及连接的传输信号线的结构示意图；

图7是图5中另一个移位寄存器以及连接的传输信号线的结构示意图；

图8是本实用新型实施例提供的一种阵列基板的剖视图；

图9是本实用新型实施例提供的另一种阵列基板的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

正如背景技术中所述，由于显示面板本身包括多层金属层，多层金属层中包括多条信号线，信号线结构设计不合理导致工艺过程中容易出现静电击穿现象，降低显示面板良率。经发明人研究发现，出现上述问题的原因在于，现有显示面板中，信号传输线通常为贯穿型结构，即在显示区和非显示区，整条信号传输线在同一金属层且连续。在显示面板制备过程中，在等离子体工艺腔体中，在非显示区，裸露在外面的金属信号线会收集裸露在外面的游离电荷，当形成电势差后，为保证电荷平衡，信号线上会形成瞬间电流，信号线过长时，容易导致信号线局部过热，造成显示面板膜层结构的损伤，也即静电击穿现象，降低显示面板的良率。

基于上述原因，本实用新型实施例提供一种阵列基板，图1是本实用新型实施例提供的一种阵列基板的结构示意图，图2是本实用新型实施例提供的一种阵列基板的剖视图，图2可以对应图1沿B-B’剖切得到，参考图1和图2，该阵列基板包括：显示区AA和显示区AA外围的非显示区NAA；

还包括多条信号传输线100，其中信号传输线100包括位于非显示区NAA的引出线110和与引出线110电连接的驱动信号线120，驱动信号线120位于显示区AA；

其中，引出线110包括至少两段相互连接的引出线段111，至少两段引出线段111位于阵列基板的不同金属层，同一引出线段111的线宽均匀。

其中，在非显示区NAA还可以包括信号产生电路200，信号产生电路200可以用于产生驱动信号，信号产生电路200连接引出线110的一端，引出线110的另一端连接驱动信号线120，进而通过引出线110向驱动信号线120传输驱动信号。显示区AA中可以设置多个像素电路，驱动信号线120可以连接像素电路进而向像素电路传输驱动信号，实现对像素电路的驱动。

本实施例中，非显示区NAA的引出线110包括至少两段相互连接的引出线段111，并且至少两段引出线段111位于不同的金属层，相邻金属层之间包括绝缘层，位于不同金属层的相邻两段引出线段111转接，例如通过贯穿两段引出线段111之间的绝缘层的过孔进行连接。通过设置引出线110包括至少两段相互连接的引出线段111，至少两段引出线段111位于阵列基板的不同金属层，相比于现有技术显示面板中贯穿型的信号传输线100，使得每段引出线段111的长度较短，有利于减少工艺过程中的电荷累积，降低天线效应。

图2中示例性示出每条引出线110包括三段引出线段111，阵列基板包括在衬底上层叠设置的三层金属层的情况，即第一金属层210、第二金属层220和第三金属层230。引出线110的其中一段引出线段111位于第一金属层210，其中一段引出线段111位于第二金属层220，其中一段引出线段111位于第三金属层230的情况。其中位于第二金属层220的引出线段111和位于第一金属层210的引出线段111通过位于第三金属层230的引出线段111跨接。

其中，同一引出线段111的线宽均匀可以指同一引出线段111的线宽相等，还可以指同一引出线段111各个位置处的线宽差异不超过设定阈值。因电势差容易出现在电阻变化的位置处，例如同一引出线段111的线宽由粗变细的位置，或者同一引出线段111由细变粗的位置，使得在出现电阻变化的位置处容易发生静电击穿现象。因此，本实施例中设置同一引出线段111的线宽均匀，使得同一引出线段111在不同位置处电阻大小较为一致，进而减小因静电在同一引出线段111上形成电势差，进而有利于减少静电击穿现象的发生概率，提高阵列基板的抗静电能力。

需要说明的是，当与驱动信号线120直接连接的引出线段111与驱动信号线120同层时，驱动信号线120与该直接连接的引出线段111可以连续。

本实施例的阵列基板，通过设置非显示区的引出线包括至少两段相互连接的引出线段，并且至少两段引出线段位于不同的金属层，使得每段引出线段的长度较短，有利于减少工艺过程中的电荷累积，降低天线效应；并且通过设置同一引出线段的线宽均匀，使得同一引出线段在不同位置处电阻大小较为一致，进而减小因静电在同一引出线段上形成的电势差，进而有利于降低静电击穿现象的发生概率，提高阵列基板的抗静电能力。

图3是本实用新型实施例提供的一种阵列基板的结构示意图，图4是本实用新型实施例提供的一种阵列基板的剖视图，图4可以对应图3沿C-C’剖切得到，参考图3和图4，在上述实施例的基础上，可选的，引出线110包括至少三段相接的引出线段111，其中一引出线段111作为跨接线01跨接位于同一金属层的两段引出线段111，其中跨接线01与其跨接的引出线段111位于不同金属层，且跨接线01跨接的位于同一金属层的两段引出线段111的线宽相同。

其中图3和图4中示意性示出了引出线110包括四段引出线段111的情况，阵列基板包括在衬底上层叠设置的三层金属层(第一金属层210、第二金属层220和第三金属层230)的情况，并示例性示出位于第三金属层230的跨接线01跨接两段位于第二金属层220的引出线段111的情况，由跨接线01跨接的位于第二金属层220的两段引出线段111的线宽相等。

具体的，跨接线01跨接位于同一金属层的两段引出线段111时，若跨接线01跨接的位于同一金属层的两段引出线段111的线宽不同，则在跨接线01与一段引出线段111的跨接位置处的电阻与跨接线01与另一段引出线段111的跨接位置处的电阻大小会不同，因此在阵列基板中有静电引入时，在两个跨接位置处会形成电势差，使得跨接位置处容易出现静电击穿现象。本实施例中，通过设置跨接线01跨接的位于同一金属层的两端引出线段111的线宽相同，使得在跨接线01的与两个引出线段111的跨接位置处的电阻较为一致，进而使得即使阵列基板中有静电引入时，跨接线01与两个引出线段111的跨接位置也不会形成大的电势差，进而进一步减少静电击穿现象的发生，进一步提升阵列基板的抗静电能力。

具体的，对于一段引出线段111来说，在有静电引入时在引出线段111的转角位置容易出现电荷累积，导致静电击穿。继续参考图1-图3，可选的，引出线110的至少一段引出线段111为直线。引出线段111为直线，使得引出线段111不出现转角，避免在转角位置处的电荷累积，进而保证阵列基板的良好的抗静电能力。

在本实用新型一些其他可选实施例中，引出线的至少一段引出线段为折线，且折线的转角大于或等于135度。具体的，折线的转角越小，在转角处越容易出现电荷累积，且折现的转角越小电荷累积速度越快。本实施例中，通过设置折线的转角大于或等于135度，可以使得转角处出现电荷累积的概率可以相对减小，电荷累积的速度也可以相对较慢，进而保证阵列基板良好的抗静电能力。

在本实用新型另一些其他可选实施例中，引出线的至少一段引出线段为圆弧线。

具体的，引出线段为弧线，可以使得引出线段不包括尖锐的转角，进而同样可以降低电荷累积的概率和电荷累积的速度，保证阵列基板良好的抗静电能力。

图5是本实用新型实施例提供的另一种阵列基板的结构示意图，图6是图5中一个移位寄存器以及连接的传输信号线的结构示意图，图7是图5中另一个移位寄存器以及连接的传输信号线的结构示意图，参考图5-图7，可选的，该阵列基板还包括多级级联的移位寄存器201，其中每级移位寄存器201连接一条信号传输线100；包括多级级联的移位寄存器201的信号产生电路200可以是栅极驱动电路。图5中示例性地示出了三个移位寄存器，示例性的，分别为第一级移位寄存器2011、第二级移位寄存器2012和第三级移位寄存器2013。

引出线110包括至少一条公共子引出线101和至少两条分支子引出线102，其中，每条公共子引出线101的第一端连接一移位寄存器201，每条公共子引出线101的第二端对应连接至少两条分支子引出线102，每条分支子引出线102对应连接一条驱动信号线120；

其中，公共子引出线101包括至少一段引出线段111，分支子引出线102包括至少一段引出线段111。

其中，移位寄存器可以用于产生并输出栅极驱动信号，相应的，信号传输线100可以是栅极线，其中栅极线可以是扫描线或是发光控制信号线。其中移位寄存器201可以包括多个晶体管和电容，其中电容可以与移位寄存器201中输出栅极驱动信号的晶体管电连接。公共子引出线101的第一端可以与移位寄存器201中的电容电连接，也可以与移位寄存器201中输出栅极驱动信号的晶体管输出栅极驱动信号的一极电连接。

本实施例中，引出线110包括一条公共子引出线101和至少两条分支子引出线102，公共子引出线101连接移位寄存器和分支子引出线102。每条公共子引出线101的第一端连接一移位寄存器201，每条公共子引出线101的第二端对应连接至少两条分支子引出线102，每条分支子引出线102对应连接一条驱动信号线120，每条驱动信号线120可以连接显示区AA内一行像素电路。本实施例的阵列基板结构，可以实现通过一个移位寄存器201向显示面板中的两条驱动信号线120传输驱动信号，也即向显示面板中两行像素电路传输驱动信号，进而可以减少布线，简化布线结构。

参考图7，可选的，至少一条引出线110的公共子引出线101包括至少两段相接的引出线段111，公共子引出线101中至少两段引出线段111位于不同金属层。

具体的，设置公共子引出线101包括至少两段相接的引出线段111，公共子引出线101中至少两段引出线段111位于不同金属层，使得公共子引出线101被分割为长度较短的引出线段111，而每一引出线段111的线宽均匀，进而可以降低公共子引出线101上的天线效应，减少公共子引出线101上的电荷累积，提高阵列基板的抗静电能力。

继续参考图7，可选的，至少一条引出线110的至少一条分支子引出线102包括至少两段相接的引出线段111，分支子引出线102的至少两段引出线段111位于不同金属层。

具体的，设置分支子引出线102包括至少两段相接的引出线段111，分支子引出线102中至少两段引出线段111位于不同金属层，使得分支子引出线102被分割为长度较短的引出线段111，而每一引出线段111的线宽均匀，进而可以降低分支子引出线102上的天线效应，减少分支子引出线102上的电荷累积，提高阵列基板的抗静电能力。

图8是本实用新型实施例提供的一种阵列基板的剖视图，图8可以对应图6沿D-D’剖切得到，参考图6和图8，可选的，阵列基板包括层叠设置的第一金属层210、第二金属层220和第三金属层230；

至少一条引出线110包括第一公共子引出线1011、第一分支引出线1021和第二分支引出线1022，其中第一公共子引出线1011包括第一引出线段1111，第一分支引出线1021包括第二引出线段1112，第二分支引出线1022包括第三引出线段1113，第一引出线段1111的第一端与移位寄存器电连接，第一引出线段1111的第二端分别连接第二引出线段1112的第一端以及第三引出线段1113的第一端，第二引出线段1112的第二端连接一条驱动信号线120，第三引出线段1113的第二端连接一条驱动信号线120；其中，第一引出线段1111位于第二金属层220，第二引出线段1112和第三引出线段1113位于第三金属层230。

图2还可以对应图7沿E-E’剖切得到，参考图2和图7，可选的，至少一条引出线110包括第二公共子引出线1012、第三分支引出线1023和第四分支引出线1024，第二公共子引出线1012包括首尾相接的第四引出线段1114、第五引出线段1115和第六引出线段1116，其中第四引出线段1114连接移位寄存器，第六引出线段1116连接第三分支引出线1023和第四分支引出线1024；

第三分支引出线1023包括第七引出线段1117，第七引出线段1117的一端连接第六引出线段1116，第七引出线段1117的另一端连接一条驱动信号线120；

第四分支引出线1024包括第八引出线段1118和第九引出线段1119，第八引出线段1118的第一端连接第六引出线段1116，第八引出线段1118的第二端连接第九引出线段1119的第一端，第九引出线段1119的第二端连接一条驱动信号线120；

第四引出线段1114位于第二金属层220，第五引出线段1115、第八引出线段1118位于第三金属层230，第六引出线段1116、第七引出线段1117、第九引出线段1119位于第一金属层210。

图9是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图9，可选的，非显示区NAA中还设置有固定电位信号线400，固定电位信号线400设置于移位寄存器靠近显示区AA的一侧，固定电位信号线400位于第三金属层。

具体的，第三金属层所采用的材料的载流子迁移率相较于第一金属层所采用的材料的载流子迁移率大(电阻率低)，并且第三金属层所采用的材料的载流子迁移率相较于第二金属层所采用的材料的载流子迁移率大(电阻率低)，因此在第一金属层和第二金属层上电荷累积时电荷释放较慢，在第三金属层上的电荷累积可以被瞬间释放，天线效应较弱。固定电位信号线400的线宽大于信号传输线的线宽，因此相较于将固定电位信号线400设置于第一金属层或第二金属层，本实施例中将固定电位信号线400设置于第三金属层的阵列基板结构，可以避免第一金属层与第二金属层出现面状金属结构，进而有利于进一步降低天线效应，减少电荷累积。

本实用新型实施例还提供了一种显示面板，该显示面板包括上述任意实施例的阵列基板，并具备上述任意实施例的阵列基板的有益效果，在此不再赘述。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，包括：显示区和显示区外围的非显示区；

还包括多条信号传输线，其中信号传输线包括位于非显示区的引出线和与所述引出线电连接的驱动信号线，所述驱动信号线位于所述显示区；

其中，所述引出线包括至少两段相互连接的引出线段，至少两段引出线段位于所述阵列基板的不同金属层，同一所述引出线段的线宽均匀。

2.根据权利要求1所述的阵列基板，其特征在于，所述引出线包括至少三段相接的引出线段，其中一所述引出线段作为跨接线，跨接位于同一金属层的两段所述引出线段，其中所述跨接线与其跨接的所述引出线段位于不同金属层，且所述跨接线跨接的位于所述同一金属层的两段所述引出线段的线宽相同。

3.根据权利要求1所述的阵列基板，其特征在于，所述引出线的至少一段所述引出线段为直线；和/或所述引出线的至少一段所述引出线段为折线，且折线的转角大于或等于135度。

4.根据权利要求1所述的阵列基板，其特征在于，所述引出线的至少一段所述引出线段为圆弧线。

5.根据权利要求1所述的阵列基板，其特征在于，还包括多级级联的移位寄存器，其中每级移位寄存器连接一条所述信号传输线；

所述引出线包括至少一条公共子引出线和至少两条分支子引出线，其中，每条所述公共子引出线的第一端连接一所述移位寄存器，每条所述公共子引出线的第二端对应连接至少两条所述分支子引出线，每条所述分支子引出线对应连接一条所述驱动信号线；

其中，所述公共子引出线包括至少一段所述引出线段，所述分支子引出线包括至少一段所述引出线段。

6.根据权利要求5所述的阵列基板，其特征在于，至少一条所述引出线的所述公共子引出线包括至少两段相接的所述引出线段，所述公共子引出线中至少两段所述引出线段位于不同金属层。

7.根据权利要求5所述的阵列基板，其特征在于，至少一条所述引出线的至少一条分支子引出线包括至少两段相接的所述引出线段，所述分支子引出线的至少两段所述引出线段位于不同金属层。

8.根据权利要求5所述的阵列基板，其特征在于，包括层叠设置的第一金属层、第二金属层和第三金属层；

至少一条所述引出线包括第一公共子引出线、第一分支引出线和第二分支引出线，其中所述第一公共子引出线包括第一引出线段，所述第一分支引出线包括第二引出线段，所述第二分支引出线包括第三引出线段，所述第一引出线段的第一端与所述移位寄存器电连接，所述第一引出线段的第二端分别连接所述第二引出线段的第一端以及所述第三引出线段的第一端，所述第二引出线段的第二端连接一条所述驱动信号线，所述第三引出线段的第二端连接一条所述驱动信号线；其中，所述第一引出线段位于第二金属层，所述第二引出线段和第三引出线段位于第三金属层；

和/或,

至少一条所述引出线包括第二公共子引出线、第三分支引出线和第四分支引出线，所述第二公共子引出线包括首尾相接的第四引出线段、第五引出线段和第六引出线段，其中所述第四引出线段连接所述移位寄存器，所述第六引出线段连接所述第三分支引出线和所述第四分支引出线；

所述第三分支引出线包括第七引出线段，所述第七引出线段的一端连接所述第六引出线段，所述第七引出线段的另一端连接一条驱动信号线；

所述第四分支引出线包括第八引出线段和第九引出线段，所述第八引出线段的第一端连接所述第六引出线段，所述第八引出线段的第二端连接所述第九引出线段的第一端，所述第九引出线段的第二端连接一条所述驱动信号线；

所述第四引出线段位于所述第二金属层，所述第五引出线段、所述第八引出线段位于第三金属层，所述第六引出线段、所述第七引出线段、所述第九引出线段位于所述第一金属层。

9.根据权利要求8所述的阵列基板，其特征在于，所述非显示区中还设置有固定电位信号线，所述固定电位信号线设置于所述移位寄存器靠近所述显示区的一侧，所述固定电位信号线位于所述第三金属层。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的阵列基板。

Images