CN217847941U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN217847941U
CN217847941U CN202221740429.0U CN202221740429U CN217847941U CN 217847941 U CN217847941 U CN 217847941U CN 202221740429 U CN202221740429 U CN 202221740429U CN 217847941 U CN217847941 U CN 217847941U
Authority
CN
China
Prior art keywords
chip
electrically connected
pad
semiconductor package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221740429.0U
Other languages
English (en)
Inventor
许飞
甘志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Application granted granted Critical
Publication of CN217847941U publication Critical patent/CN217847941U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40257—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种半导体封装结构，包括：框架，包括基岛及设置在基岛周围的多个焊盘；芯片，粘贴在基岛上表面，芯片上表面设置有第一焊点和第二焊点；第一连接件，第一端与第一焊点电气连接，第二端与基岛上表面的第三焊点电气连接；第二连接件，第一端与第二焊点电气连接，第二端与多个焊盘中的至少一个焊盘电气连接；塑封体，用于塑封包覆框架、芯片、第一连接件和第二连接件，其中，第一连接件为金属片。本实用新型能够减小MOS芯片和框架焊点之间的连接电阻，降低输出功率的损耗，有利于使芯片获得高焊点可靠性和实现更高质量的电流传输，增加了产品的电气性能。

Description

半导体封装结构
技术领域
本实用新型涉及半导体器件封装领域，具体涉及一种半导体封装结构。
背景技术
近年来，随着大电流，高功率电源芯片的发展，对芯片封装体积要求越来越高。为了降低成本，现阶段很多大功率MOS都会选择与控制芯片组合封装，一来节省费用，二来节省使用空间。
目前，对于垂直沟道的功率MOS芯片封装，如图1所示，该封装结构100中包含有设置在框架基岛110上的MOS芯片130和控制芯片140。其中，MOS芯片130的源极和漏极分别设置在芯片顶部和底部，漏极可通过导电胶直接和框架基岛110相连，形成电气互通，芯片的源极大电流输出靠的是在MOS芯片表面源端焊接的金属线150与框架的引脚120连接，从而实现电流的输出。但是，金属线150比较细，有较大的电阻会导致在金属线上出现较多的功率损耗，导致效率下降，电性能不佳。为改善MOS芯片输出大电流时的损耗，常常会通过增加线径和打线根数来改善，但是MOS芯片的源端表面的打线区域对打线根数有数量限制，另外打线线径太大作业性会很差，容易导致良率降低。
对于水平沟道的功率MOS芯片，芯片的源极和漏极均在芯片顶部同一层，为保证芯片电气互联，需要分别在芯片表面(如为铜表面)和基岛(如为铜表面)上设置第一焊点和第二焊点，以便形成电性导通。但目前的向下打线(down bond)工艺，因为铜和金无法在铜表面进行焊接，需要在框架表面电镀一层银层，以增加焊接性，但塑封时银和模塑料结合力较差，在可靠性考核已经实际应用中，容易发生银层和模塑料分层，造成向下打线工艺中第二焊点断裂，从而引起芯片电气性能失效。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
实用新型内容
为了解决上述技术问题，本实用新型提供了一种半导体封装结构，通过采用金属片来实现MOS芯片和基岛之间、以及MOS芯片和焊盘之间的电气互联，基于金属片比键合引线更大的尺寸，大大减小了MOS芯片和框架焊点之间的连接电阻，有利于降低输出功率的损耗，使得金属片可以传输更大的电流和热量，有利于改善器件的性能和使用寿命；同时在采用金属片连接MOS芯片和基岛时使用焊膏工艺，可以使芯片获得高焊点可靠性，增加产品的电气性能。
根据本实用新型第一方面，提供一种半导体封装结构，包括：
框架，包括基岛及设置在基岛周围的多个焊盘；
芯片，粘贴在所述基岛上表面，所述芯片上表面设置有第一焊点和第二焊点；
第一连接件，所述第一连接件的第一端与所述第一焊点电气连接，所述第一连接件的第二端与所述基岛上表面的第三焊点电气连接；
第二连接件，所述第二连接件的第一端与所述第二焊点电气连接，所述第二连接件的第二端与所述多个焊盘中的至少一个焊盘电气连接；
塑封体，用于塑封包覆所述框架、所述芯片、所述第一连接件和所述第二连接件，
其中，所述第一连接件为金属片。
可选地，所述芯片内集成有具有水平沟道的MOS器件，所述第一焊点与该MOS器件的源极电极和漏极电极的其中之一连接，所述第二焊点与该MOS器件的源极电极和漏极电极的其中另一连接。
可选地，所述第一连接件的第一端通过焊膏与所述第一焊点电气连接，所述第一连接件的第二端通过焊膏与所述第三焊点电气连接。
可选地，所述芯片上表面与所述基岛上表面具有高度差，所述第一连接件具有向外凸出的弯折结构。
可选地，所述弯折结构为曲面结构和棱角结构中的任一。
可选地，所述第一连接件的第一端设置有向所述芯片的上表面方向延伸的凸出部，所述第一连接件的第一端通过所述凸出部与对应的第一焊点电气连接。
可选地，所述第一焊点上形成有至少一个第一金属柱，每个第一金属柱的顶部预先形成有焊球，所述第一连接件的第一端与所述第一焊点之间通过至少一个第一金属柱电气连接；和/或
所述第三焊点上形成有至少一个第二金属柱，每个第二金属柱的顶部预先形成有焊球，所述第一连接件的第二端与所述第三焊点之间通过至少一个第二金属柱电气连接。
可选地，所述第二连接件为键合引线，且所述金属片的宽度尺寸和厚度尺寸均大于键合引线的线径尺寸。
可选地，所述第二连接件为金属片。
可选地，所述第二焊点上形成有至少一个第三金属柱，每个第三金属柱的顶部预先形成有焊球，所述第二连接件的第一端与所述第二焊点之间通过至少一个第三金属柱电气连接。
可选地，所述第二连接件的第一端设置有向所述芯片的上表面方向延伸的凸出部，所述第二连接件的第一端通过所述凸出部与对应的第二焊点电气连接。
可选地，所述多个焊盘中的至少一个焊盘上设置有凹槽，所述第二连接件的第二端通过所述凹槽内预留的焊料与对应的焊盘电气连接；或者
所述多个焊盘中的至少一个焊盘上设置有至少一个第四金属柱，每个第四金属柱的顶部预先形成有焊球，所述第二连接件的第二端与对应的焊盘之间通过至少一个第四金属柱电气连接。
可选地，所述第二连接件具有向外凸出的弯折结构。
可选地，所述金属片为铜片、铜合金片、铁镍片、铝片或铝合金片。
本实用新型的有益效果至少包括：
本实用新型实施例公开的半导体封装结构通过采用金属片来实现MOS芯片上表面的特定焊点和基岛之间的电气互联，能够降低该电气互联断裂的风险，有利于增强该电气互联的牢固性和可靠性；同时基于金属片比键合引线更大的尺寸，使得金属片可以传输更大的电流和热量，有利于改善器件的性能和使用寿命。
在优选示例中，使用焊膏工艺可以使芯片获得高焊点可靠性，增加产品的电气性能。
在优选示例中，通过金属片实现MOS芯片和焊盘的连接，大大减小了MOS芯片和焊盘之间的连接电阻，有利于降低输出功率的损耗。
在优选示例中，通过设置金属柱和开槽来分别与金属片进行焊接，使得对金属片的工艺要求相对较低，进行电连接时操作更加简单，连接稳固性更高，有利于提高封装效率，实现更高质量的电流传输。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。
附图说明
图1示出现有的一种半导体封装结构的结构示意图；
图2示出现有的另一种半导体封装结构的结构示意图；
图3示出根据本实用新型第一实施例提供的半导体封装结构的结构示意图；
图4示出图3中的半导体封装结构沿AA＇处的截面图；
图5示出根据本实用新型第二实施例提供的半导体封装结构的结构示意图；
图6示出图5中的半导体封装结构沿BB＇处的截面图；
图7示出根据本实用新型第三实施例提供的半导体封装结构的结构示意图；
图8示出图7中的半导体封装结构沿CC＇处的截面图；
图9示出根据本实用新型第四实施例提供的半导体封装结构的结构示意图；
图10示出图9中的半导体封装结构沿DD＇处的截面图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
如图2所示，相关技术中的半导体封装结构200包括：基岛210、设置在基岛210周围的多个焊盘220以及粘贴在基岛210上表面的芯片230。其中，芯片230的上表面设置有多个焊点，多个焊盘220分别通过多个键合引线240与芯片230上表面的对应焊点电连接。且为缩减芯片封装尺寸，芯片230中集成的MOS器件均为具有水平沟道的MOS器件，其源极和漏极均在芯片230顶部同一层。为保证芯片电气互联，在基岛210上表面设置焊点，并通过键合引线240与芯片230上表面的漏极焊点或源极焊点形成电性导通。
对于采用铜材料制造的基岛210，由于铜和金的键合引线240无法在基岛210的铜表面进行焊接，因此需要在基岛210上表面对应焊点的位置电镀银层250，以增加焊接性。但塑封时银和模塑料的结合力较差，使用过程中容易产生分层现象，从而会导致基岛210上表面的焊点与芯片230上表面的漏极焊点或源极焊点之间的键合引线240或相应焊点的断裂，使得电性互联失效，影响半导体封装结构200的正常使用。
针对上述问题，本实用新型提出了新的半导体封装结构。如图3至图6所示，一方面，该半导体封装结构300通过采用金属片370来实现MOS芯片330上表面的第一电极(如漏极)和基岛310之间的电气互联，另一方面，通过采用金属片372实现MOS芯片上表面330的第二电极(如源极)和焊盘330的连接，基于金属片比键合引线更大的尺寸，大大减小了MOS芯片和框架焊点之间的连接电阻，有利于降低输出功率的损耗，使得金属片可以传输更大的电流和热量，有利于改善器件的性能和使用寿命。同时在采用金属片连接MOS芯片和基岛时使用焊膏工艺，可以使芯片获得高焊点可靠性，增加产品的电气性能。
实施例一
参考图3和图4，本实施例中所公开的半导体封装结构300包括：包括基岛310及设置在基岛310周围的多个焊盘320的框架、粘贴在基岛310上表面的MOS芯片(本文中简称为芯片)330、第一连接件、第二连接件以及塑封体380。在本实用新型的一些实施例中，基岛310上表面除粘贴有芯片330外，还粘贴有其他芯片，例如对应芯片330的控制芯片(可参考图1进行辅助理解)，由于其与本实用新型所要解决的技术问题的相关性较低，因此在图中并未示出，但这并不影响本申请技术方案的完整性。
基岛310以及设置在基岛310周围的多个焊盘320可以是在一个框架上通过合适的工艺加工而形成。基岛310及多个焊盘320的材质可以是铜材、铁材、镀锌材、不锈钢材、铝材或或可以达到导电功能的金属物质或非金属物质，厚度的选择可依据产品特性进行选择。本文中仅以基岛310及多个焊盘320的材质为铜材为例进行示例性说。
芯片330可通过粘结性材料粘贴在基岛310的上表面。可选地，芯片330可直接粘贴在基岛310的上表面；也可先在基岛310上表面形成合适尺寸的凹槽，再通过粘结性材料将芯片330粘贴在基岛310上表面的凹槽内。
芯片330上表面设置有第一焊点340和第二焊点350。在一个示例中，芯片330为水平沟道集成芯片，其内集成有至少一个具有水平沟道的MOS器件(即MOS器件的源极电极和漏极电极均位于靠近芯片330上表面的同一层)。此时，芯片330上表面的第一焊点340与该MOS器件的接地电极(对应源极电极和漏极电极的其中之一，例如为漏极电极)电气连接。芯片330上表面的第二焊点350则与该MOS器件的源极电极和漏极电极的其中另一(如源极电极)电气连接。可以理解，芯片330上表面的第一焊点340和第二焊点350的数量可以是一个，也可以是多个，具体应根据实际需求进行合理设计。同时，芯片330的上表面除具有分别对应漏极电极和源极电极的第一焊点及第二焊点外，也相应包含有对应栅极电极的焊点，该对应栅极电极的焊点可通过键合引线360与部分焊盘320电气连接，或者，当半导体封装结构300也封装有控制芯片时，该对应栅极电极的焊点可通过键合引线360与控制芯片表面的对应焊点电气连接。
第一焊点340通过第一连接件与设置在基岛310上表面的第三焊点390电气连接，第二焊点350通过第二连接件与多个焊盘320中的至少一个焊盘电气连接。其中，基岛310上表面的第三焊点390的数量可以是一个，也可以是多个。
本示例中，第一连接件为金属片370，第二连接件为键合引线361。其中，金属片370的宽度尺寸和厚度尺寸均大于键合引线361的线径尺寸。本示例在水平沟道集成芯片中使用金属片370来实现芯片上表面的接地电极和基岛之间的电气连接，能够降低芯片330与基岛310之间的电气互联断裂的风险，有利于增强该电气互联的牢固性和可靠性。同时基于金属片比键合引线更大的尺寸，使得金属片可以传输更大的电流和热量，有利于改善器件的性能和使用寿命。
当芯片上表面的第一焊点340的数量为一个时，该一个第一焊点340可通过一个金属片370与设置在基岛310上表面的第三焊点390电气连接。此时，金属片370的宽度尺寸应大于或等于一个第一焊点340的焊点尺寸。当芯片330上表面的第一焊点340的数量为两个或两个以上时，每个第一焊点340均可通过一个金属片370与基岛310上表面的第三焊点390电气连接。且在一个优选的实施例中，对于芯片330上表面相邻设置的至少两个第一焊点340，可将该相邻的第一焊点340通过同一金属片370与基岛310上表面的第三焊点390电气连接，以进一步增大金属片370的宽度尺寸，提高焊点可靠性。
示例性地，第二焊点350与第二连接件的第一端之间可通过焊接工艺实现电气互联，焊盘320与第二连接件的第二端之间可通过焊接工艺实现电气互联。以及，第一焊点340与金属片370的第一端之间可通过焊膏381实现电气互联，第三焊点390与金属片370的第二端之间可通过焊膏381实现电气互联。其中，使用焊膏(Solder Paste)工艺可以使半导体封装结构300获得更高的焊点可靠性，有利于增加产品的电气性能。
在一些示例中，芯片330的上表面与基岛310的上表面具有高度差。此时，用于实现芯片330上表面的第一焊点340和基岛310上表面的第三焊点390之间的电气互联的金属片370具有向外凸出的弯折结构。如此，能够增强金属片370与对应焊点之间的结合力，使得金属片370的第一端和第二端能够高质量地与对应的焊点接触，有利于增加产品的电气性能。可选地，金属片370的弯折结构可以为曲面结构和棱角结构中的任一。
在一个优选示例中，金属片370的第一端处设置有向芯片330的上表面方向延伸的凸出部371，金属片370的第一端通过该凸出部371与对应的第一焊点340电气连接。如此，能够增大焊膏381与金属片370的第一端的接触面积，有利于建立金属片370的第一端与对应的第一焊点340之间的高效连接，尤其是对于第一焊点340的上表面低于芯片330的上表面的情况。
对于金属片370的第一端仅连接一个第一焊点340的情况，此时每个金属片370的第一端设置一个凸出部371与该第一焊点340电气连接。而对于金属片370的第一端连接至少两个第一焊点340的情况，可选地，此时每个金属片370的第一端仅具有一个凸出部371，当金属片370与至少两个第一焊点340电气连接时，该凸出部371与对应的所有第一焊点340电气连接。或者，每个金属片370的第一端也可具有多个凸出部371，并且每个金属片370的第一端的凸出部371的数量与对应的第一焊点340的数量相同，当金属片370与至少一个第一焊点340电气连接时，金属片370的凸出部371与第一焊点340一一对应的电气连接。
需说明的是，可以根据实际的配置需求合理的变更金属片370的形状和厚度。在其中一些示例中，除金属片370两端的用于实现电气连接的部分外，金属片370的厚度处处相同，宽度处处相同。如此，有利于实现电流在金属片370上的均匀传输，以提高产品的电气性能。
金属片370可根据实际需求由特定加工机器预先加工制成，且金属片370例如为铜片、铜合金片、铁镍片、铝片或铝合金片。
塑封体380用于塑封包覆框架、芯片330、第一连接件和第二连接件，以形成封装结构。
实施例二
本实施例所公开的半导体封装结构300如图5和图6所示。
具体地，本实施所提供的半导体封装结构300基本采用与上述实施例一相同的结构，其相同之处不再赘述。
区别之处在于：本实施例中，第一焊点340上形成有至少一个第一金属柱374，每个第一金属柱374的顶部预先形成有焊球，第一连接件的第一端与第一焊点340之间通过该至少一个第一金属柱374电气连接。和/或，第三焊点390上形成有至少一个第二金属柱375，每个第二金属柱375的顶部预先形成有焊球，第一连接件的第二端与第三焊点390之间通过该至少一个第二金属柱375电气连接，以降低工艺难度。
实施例三
本实施例所公开的半导体封装结构300如图7和图8所示。
具体地，本实施所提供的半导体封装结构300基本采用与上述实施例一或实施例二相同的结构，其相同之处不再赘述。
区别之处在于：本实施例中，第二连接件为金属片372。进而，通过金属片372实现芯片330的需要流经大电流的电极(如源极电极)和焊盘320的连接，大大减小了芯片330和焊盘320之间的连接电阻，有利于降低输出功率的损耗。
本实施例中，金属片372和金属片370可以设置于芯片330的同一侧，也可以设置于芯片330的不同侧，本实用新型对此不做限定。
可选地，金属片372的第一端处设置有向芯片330的上表面方向延伸的凸出部，金属片372的第一端通过该凸出部与对应的第二焊点350电气连接。或者，第二焊点350上形成有至少一个第三金属柱373，每个第三金属柱373的顶部预先形成有焊球，在进行电连接时，可同时加热金属柱373和金属片372，以使得金属片372的第一端与第二焊点350之间通过该至少一个第三金属柱373形成固定焊接。
可选地，多个焊盘320中的至少一个焊盘上设置有凹槽321，且该凹槽321内会预留焊料。在进行电连接时，可通过加热金属片372来使得金属片372的第二端与对应的焊盘之间形成固定焊接。
可选地，对于设置有凹槽321的焊盘320而言，其对应的框架部分原本连接MOS打线的位置需要做一定的加宽处理(加宽幅度按实际情况决定，也可能不需要加宽)，以给金属片372的第二端接合位置预留设置凹槽321的空间，而框架其余位置可以保持不变。
在一些示例中，金属片372具有向外凸出的弯折结构。如此，能够增强金属片372与对应焊点和焊盘之间的结合力，使得金属片372的第一端和第二端能够高质量地与对应的焊点及焊盘接触，有利于增加产品的电气性能。可选地，金属片372的弯折结构可以为曲面结构和棱角结构中的任一。
金属片372可根据实际需求由特定加工机器预先加工制成，且金属片372例如为铜片、铜合金片、铁镍片、铝片或铝合金片。
需说明的是，可以根据实际的配置需求合理的变更金属片372的形状和厚度。在其中一些示例中，除金属片372两端的用于实现电气连接的部分外，金属片372的厚度处处相同，宽度处处相同。如此，有利于实现电流在金属片372上的均匀传输，以提高产品的电气性能。
本实施例中对电连接第二焊点350和对应焊盘320的金属片372的工艺要求相对较低，且进行电连接时操作更加简单，连接稳固性更高，有利于提高封装效率，实现更高质量的电流传输。
实施例四
本实施例所公开的半导体封装结构300如图9和图10所示。
具体地，本实施所提供的半导体封装结构300基本采用与上述实施例三相同的结构，其相同之处不再赘述。
区别之处在于：本实施例中，多个焊盘320中的至少一个焊盘上不设置凹槽，而是形成有至少一个第四金属柱376，每个第四金属柱376的顶部预先形成有焊球。在进行电连接时，金属片372的第二端与对应的焊盘之间可通过该至少一个第四金属柱376电气连接。此时，金属片372可以不设置弯折结构，以降低工艺难度。
需要说明的是，本实用新型实施例所公开的半导体封装结构包括但不仅限于适用在电源电路系统中。塑封体可以为任何适当的热塑性材料或热固性材料，且通过多种技术成型，例如压缩成型、注射成型、粉末成型或流体成型等技术。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (13)

1.一种半导体封装结构，其特征在于，包括：
框架，包括基岛及设置在基岛周围的多个焊盘；
芯片，粘贴在所述基岛上表面，所述芯片上表面设置有第一焊点和第二焊点；
第一连接件，所述第一连接件的第一端与所述第一焊点电气连接，所述第一连接件的第二端与所述基岛上表面的第三焊点电气连接；
第二连接件，所述第二连接件的第一端与所述第二焊点电气连接，所述第二连接件的第二端与所述多个焊盘中的至少一个焊盘电气连接；
塑封体，用于塑封包覆所述框架、所述芯片、所述第一连接件和所述第二连接件，
其中，所述第一连接件为金属片。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片内集成有具有水平沟道的MOS器件，所述第一焊点与该MOS器件的源极电极和漏极电极的其中之一连接，所述第二焊点与该MOS器件的源极电极和漏极电极的其中另一连接。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述第一连接件的第一端通过焊膏与所述第一焊点电气连接，所述第一连接件的第二端通过焊膏与所述第三焊点电气连接。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片上表面与所述基岛上表面具有高度差，所述第一连接件具有向外凸出的弯折结构。
5.根据权利要求4所述的半导体封装结构，其特征在于，所述弯折结构为曲面结构和棱角结构中的任一。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述第一连接件的第一端设置有向所述芯片的上表面方向延伸的凸出部，所述第一连接件的第一端通过所述凸出部与对应的第一焊点电气连接。
7.根据权利要求1所述的半导体封装结构，其特征在于，所述第一焊点上形成有至少一个第一金属柱，每个第一金属柱的顶部预先形成有焊球，所述第一连接件的第一端与所述第一焊点之间通过至少一个第一金属柱电气连接；和/或
所述第三焊点上形成有至少一个第二金属柱，每个第二金属柱的顶部预先形成有焊球，所述第一连接件的第二端与所述第三焊点之间通过至少一个第二金属柱电气连接。
8.根据权利要求1所述的半导体封装结构，其特征在于，所述第二连接件为键合引线，且所述金属片的宽度尺寸和厚度尺寸均大于键合引线的线径尺寸。
9.根据权利要求1所述的半导体封装结构，其特征在于，所述第二连接件为金属片。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述第二焊点上形成有至少一个第三金属柱，每个第三金属柱的顶部预先形成有焊球，所述第二连接件的第一端与所述第二焊点之间通过至少一个第三金属柱电气连接。
11.根据权利要求9所述的半导体封装结构，其特征在于，所述第二连接件的第一端设置有向所述芯片的上表面方向延伸的凸出部，所述第二连接件的第一端通过所述凸出部与对应的第二焊点电气连接。
12.根据权利要求9所述的半导体封装结构，其特征在于，所述多个焊盘中的至少一个焊盘上设置有凹槽，所述第二连接件的第二端通过所述凹槽内预留的焊料与对应的焊盘电气连接；或者
所述多个焊盘中的至少一个焊盘上设置有至少一个第四金属柱，每个第四金属柱的顶部预先形成有焊球，所述第二连接件的第二端与对应的焊盘之间通过至少一个第四金属柱电气连接。
13.根据权利要求9所述的半导体封装结构，其特征在于，所述第二连接件具有向外凸出的弯折结构。
CN202221740429.0U 2022-06-21 2022-07-06 半导体封装结构 Active CN217847941U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2022215944383 2022-06-21
CN202221594438 2022-06-21

Publications (1)

Publication Number Publication Date
CN217847941U true CN217847941U (zh) 2022-11-18

Family

ID=84034358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221740429.0U Active CN217847941U (zh) 2022-06-21 2022-07-06 半导体封装结构

Country Status (1)

Country Link
CN (1) CN217847941U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613131A (zh) * 2023-06-02 2023-08-18 上海类比半导体技术有限公司 集成电路封装框架
CN117558701A (zh) * 2023-11-29 2024-02-13 海信家电集团股份有限公司 智能功率模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613131A (zh) * 2023-06-02 2023-08-18 上海类比半导体技术有限公司 集成电路封装框架
CN117558701A (zh) * 2023-11-29 2024-02-13 海信家电集团股份有限公司 智能功率模块

Similar Documents

Publication Publication Date Title
CN217847941U (zh) 半导体封装结构
CN115966542B (zh) 功率模块和具有其的电子设备
CN101339934B (zh) 具有焊接引线的半导体器件及其制造方法
US20140117523A1 (en) Stacked dual-chip packaging structure and preparation method thereof
CN106298722A (zh) 一种大电流功率半导体器件的封装结构及制造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN105655306A (zh) 一种集成在散热基板上的双面焊接单面散热功率模块
JP6084367B2 (ja) 半導体装置
CN111524868B (zh) 一种引线框架和金属夹片的组合结构及铆接装片工艺
US20240203841A1 (en) Novel packaging structure of power semiconductor module
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
CN211350630U (zh) 功率器件封装结构
CN208422903U (zh) 一种沟槽型绝缘栅双极型晶体管封装结构
CN212113711U (zh) 一种引线框架及to封装结构
CN108962844A (zh) 芯片封装体及封装方法
CN212084994U (zh) 一种并联封装的器件组
CN217361568U (zh) 一种双焊点半导体器件封装结构
WO2012092707A1 (en) Continuous wire bonding
CN218918871U (zh) 一种垂直型mosfet芯片的封装结构
CN112510006A (zh) 一种半导体模块、封装结构及其焊接方法
CN211719599U (zh) 一种结构牢固的超薄二极管
CN216849919U (zh) 一种压接式半导体功率模块
CN218274584U (zh) 一种垂直型mosfet芯片的封装结构
WO2024147269A1 (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant